公开(公告)号：DE102020131442A1

公开(公告)日：2021-09-30

申请号：DE102020131442

申请日：2020-11-27

Applicant: INTEL CORP

Inventor： KARHADE OMKAR ,  RAORANE DIGVIJAY ,  AGRAHARAM SAIRAM ,  DESHPANDE NITIN ,  MODI MITUL ,  DUBEY MANISH ,  CETEGEN EDVIN

IPC: H01L23/538

Abstract: Hier offenbarte Ausführungsformen weisen Mehr-Die-Baugruppen mit Offener-Hohlraum-Brücken auf. Bei einem Beispiel weist eine elektronische Vorrichtung ein Baugruppensubstrat mit abwechselnden Metallisierungsschichten und dielektrischen Schichten auf. Das Baugruppensubstrat weist eine erste Mehrzahl von Substratkontaktstellen und eine zweite Mehrzahl von Substratkontaktstellen auf. Das Baugruppensubstrat weist auch einen offenen Hohlraum zwischen der ersten Mehrzahl von Substratkontaktstellen und der zweiten Mehrzahl von Substratkontaktstellen auf, wobei der offene Hohlraum einen Boden und Seiten aufweist. Die elektronische Vorrichtung weist auch einen Brücken-Die im offenen Hohlraum auf, wobei der Brücken-Die eine erste Mehrzahl von Brückenkontaktstellen, eine zweite Mehrzahl von Brückenkontaktstellen und Leiterbahnen aufweist. Eine Haftschicht koppelt den Brücken-Die mit dem Boden des offenen Hohlraums. Ein Zwischenraum befindet sich lateral zwischen dem Brücken-Die und den Seiten des offenen Hohlraums, wobei der Zwischenraum den Brücken-Die umgibt.

公开(公告)号：DE102016100160A1

公开(公告)日：2016-08-11

申请号：DE102016100160

申请日：2016-01-05

Applicant: INTEL CORP

Inventor： DUBEY MANISH ,  ARMAGAN EMRE ,  DIAS RAJENDRA C ,  SKOGLUND LARS D

IPC: H01L29/06 ,  H01L21/302 ,  H01L23/28

Abstract: Ein mikroelektronischer Nacktchip kann mit abgeschrägten Ecken ausgebildet werden, um Belastungen zu reduzieren, die zu Delaminierungs- und/oder Rissbildungsfehlern führen kann, wenn ein solcher mikroelektronischer Nacktchip in ein mikroelektronisches Gehäuse eingebaut wird. In einer Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen planare Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt. In einer weiteren Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen gebogene oder gekrümmte Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt.

公开(公告)号：DE102020132231A1

公开(公告)日：2021-09-30

申请号：DE102020132231

申请日：2020-12-03

Applicant: INTEL CORP

Inventor： GANESAN SANKA ,  VISWANATH RAM ,  BRUN XAVIER FRANCOIS ,  IBRAHIM TAREK A ,  GAMBA JASON M ,  DUBEY MANISH ,  MAY ROBERT ALAN

IPC: H01L23/538 ,  H01L23/28 ,  H01L25/065

Abstract: Mikroelektronische Anordnungen und verwandte Vorrichtungen und Verfahren sind hierin offenbart. Bei einigen Ausführungsformen kann ein mikroelektronisches Bauteil zum Beispiel ein Substrat beinhalten, das eine erste Fläche und eine entgegengesetzte zweite Fläche aufweist, wobei das Substrat ein Through-Substrat-Via (TSV) beinhaltet; einen ersten Moldmaterialbereich an der ersten Fläche, wobei der erste Moldmaterialbereich ein erstes Through-Mold-Via (TMV), das leitend mit dem TSV gekoppelt ist, beinhaltet; und einen zweiten Moldmaterialbereich an der zweiten Fläche, wobei der zweite Moldmaterialbereich ein zweites TMV, das leitend mit dem TSV gekoppelt ist, beinhaltet.

公开(公告)号：DE102020108439A1

公开(公告)日：2020-12-31

申请号：DE102020108439

申请日：2020-03-26

Applicant: INTEL CORP

Inventor： DUBEY MANISH ,  CHAN ARGUEDAS SERGIO

IPC: H01L23/34 ,  H01L23/42

Abstract: [203] Hierin offenbart sind Packages für integrierte Schaltungen (ICs, Integrated Circuits) mit Löt-Thermoschnittstellenmaterialien (STIMs, Solder Thermal Interface Materials) sowie verwandte Verfahren und Vorrichtungen. Beispielsweise kann ein IC-Package in einigen Ausführungsformen ein Package-Substrat, einen Deckel, einen Die zwischen dem Package-Substrat und dem Deckel und ein STIM zwischen dem Die und dem Deckel einschließen. Das STIM kann eine Dicke von weniger als 200 Mikrometern aufweisen.

公开(公告)号：DE102020132237A1

公开(公告)日：2021-12-16

申请号：DE102020132237

申请日：2020-12-03

Applicant: INTEL CORP

Inventor： KARHADE OMKAR G ,  DESHPANDE NITIN A ,  BHATIA MOHIT ,  AGRAHARAM SAIRAM ,  CETEGEN EDVIN ,  TRIPATHI ANURAG ,  SANKARASUBRAMANIAN MALAVARAYAN ,  KRAJNIAK JAN ,  DUBEY MANISH ,  LIU JINHE ,  LI WEI ,  HUANG JINGYI

IPC: H01L23/538 ,  H01L25/065

Abstract: Hier werden mikroelektronische Strukturen mit Brücken sowie zugehörige Anordnungen und Verfahren offenbart. In einigen Ausführungsformen kann eine mikroelektronische Struktur ein Substrat und eine Brücke umfassen.

公开(公告)号：SG11201606399VA

公开(公告)日：2016-09-29

申请号：SG11201606399V

申请日：2014-03-28

Applicant: INTEL CORP

Inventor： DIAS RAJENDRA C ,  DUBEY MANISH ,  ARMAGAN EMRE

IPC: H01L23/48 ,  H01L21/60

Abstract: A method for attaching an integrated circuit (IC) to an IC package substrate includes forming a solder bump on a bond pad of an IC die, forming a solder-wetting protrusion on a bond pad of an IC package substrate, and bonding the solder bump of the IC die to the solder-wetting protrusion of the IC package substrate.

公开(公告)号：EP3123506A4

公开(公告)日：2017-12-20

申请号：EP14887374

申请日：2014-03-28

Applicant: INTEL CORP

Inventor： DIAS RAJENDRA C ,  DUBEY MANISH ,  ARMAGAN EMRE

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L24/81 ,  H01L21/4853 ,  H01L23/49811 ,  H01L23/5383 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/742 ,  H01L2224/0214 ,  H01L2224/0312 ,  H01L2224/0333 ,  H01L2224/0381 ,  H01L2224/0401 ,  H01L2224/05571 ,  H01L2224/10175 ,  H01L2224/11003 ,  H01L2224/113 ,  H01L2224/1132 ,  H01L2224/1147 ,  H01L2224/13007 ,  H01L2224/13017 ,  H01L2224/131 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13184 ,  H01L2224/1601 ,  H01L2224/16013 ,  H01L2224/16014 ,  H01L2224/16057 ,  H01L2224/16058 ,  H01L2224/16059 ,  H01L2224/16111 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/742 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81385 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81484 ,  H01L2224/81815 ,  H01L2924/15192 ,  H01L2924/381 ,  H01L2924/3841 ,  H01L2924/40102 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00012

Abstract: A method for attaching an integrated circuit (IC) to an IC package substrate includes forming a solder bump on a bond pad of an IC die, forming a solder-wetting protrusion on a bond pad of an IC package substrate, and bonding the solder bump of the IC die to the solder-wetting protrusion of the IC package substrate.