公开(公告)号：DE102020132237A1

公开(公告)日：2021-12-16

申请号：DE102020132237

申请日：2020-12-03

Applicant: INTEL CORP

Inventor： KARHADE OMKAR G ,  DESHPANDE NITIN A ,  BHATIA MOHIT ,  AGRAHARAM SAIRAM ,  CETEGEN EDVIN ,  TRIPATHI ANURAG ,  SANKARASUBRAMANIAN MALAVARAYAN ,  KRAJNIAK JAN ,  DUBEY MANISH ,  LIU JINHE ,  LI WEI ,  HUANG JINGYI

IPC: H01L23/538 ,  H01L25/065

Abstract: Hier werden mikroelektronische Strukturen mit Brücken sowie zugehörige Anordnungen und Verfahren offenbart. In einigen Ausführungsformen kann eine mikroelektronische Struktur ein Substrat und eine Brücke umfassen.

公开(公告)号：DE102021133812A1

公开(公告)日：2022-06-23

申请号：DE102021133812

申请日：2021-12-20

Applicant: INTEL CORP

Inventor： KARHADE OMKAR G ,  CETEGEN EDVIN ,  TRIPATHI ANURAG ,  DESHPANDE NITIN A

IPC: H01L23/498 ,  H01L23/538 ,  H01L25/065

Abstract: Hier werden mikroelektronische Strukturen einschließlich Brücken sowie zugehörige Baugruppen und Verfahren offenbart. Bei manchen Ausführungsformen kann eine mikroelektronische Struktur ein Substrat und eine Brücke beinhalten.

公开(公告)号：DE102020131442A1

公开(公告)日：2021-09-30

申请号：DE102020131442

申请日：2020-11-27

Applicant: INTEL CORP

Inventor： KARHADE OMKAR ,  RAORANE DIGVIJAY ,  AGRAHARAM SAIRAM ,  DESHPANDE NITIN ,  MODI MITUL ,  DUBEY MANISH ,  CETEGEN EDVIN

IPC: H01L23/538

Abstract: Hier offenbarte Ausführungsformen weisen Mehr-Die-Baugruppen mit Offener-Hohlraum-Brücken auf. Bei einem Beispiel weist eine elektronische Vorrichtung ein Baugruppensubstrat mit abwechselnden Metallisierungsschichten und dielektrischen Schichten auf. Das Baugruppensubstrat weist eine erste Mehrzahl von Substratkontaktstellen und eine zweite Mehrzahl von Substratkontaktstellen auf. Das Baugruppensubstrat weist auch einen offenen Hohlraum zwischen der ersten Mehrzahl von Substratkontaktstellen und der zweiten Mehrzahl von Substratkontaktstellen auf, wobei der offene Hohlraum einen Boden und Seiten aufweist. Die elektronische Vorrichtung weist auch einen Brücken-Die im offenen Hohlraum auf, wobei der Brücken-Die eine erste Mehrzahl von Brückenkontaktstellen, eine zweite Mehrzahl von Brückenkontaktstellen und Leiterbahnen aufweist. Eine Haftschicht koppelt den Brücken-Die mit dem Boden des offenen Hohlraums. Ein Zwischenraum befindet sich lateral zwischen dem Brücken-Die und den Seiten des offenen Hohlraums, wobei der Zwischenraum den Brücken-Die umgibt.

公开(公告)号：DE102014108992A1

公开(公告)日：2014-12-31

申请号：DE102014108992

申请日：2014-06-26

Applicant: INTEL CORP

Inventor： KARHADE OMKAR G ,  DESHPANDE NITIN A ,  DIAS RAJENDRA C ,  CETEGEN EDVIN ,  SKOGLUND LARS D

IPC: H01L25/065 ,  H01L21/54 ,  H01L21/60 ,  H01L23/16 ,  H01L23/50

Abstract: Es wird das Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen beschrieben. In einem Beispiel beinhaltet eine Halbleitervorrichtung erste und zweite Halbleiter-Chiplagen, jede besitzt eine Fläche mit einer sich darauf befindlichen integrierten Schaltung, die mit den Kontaktpads einer obersten Metallisierungsschicht eines gemeinsamen Halbleiterpaketsubstrats über eine Vielzahl leitender Kontakte verbunden ist, wobei die erste und die zweite Halbleiter-Chiplage durch einen Abstand getrennt sind. Eine Barrierestruktur wird zwischen die erste Halbleiter-Chiplage und das gemeinsame Halbleiterpaketsubstrat und mindestens teilweise unterhalb der ersten Halbleiter-Chiplage aufgebracht. Eine Unterfüllmaterialschicht hat Kontakt zur zweiten Halbleiter-Chiplage und der ersten Barrierestruktur, jedoch nicht zur ersten Halbleiter-Chiplage.

公开(公告)号：EP3195357A4

公开(公告)日：2018-05-23

申请号：EP14901926

申请日：2014-09-15

Applicant: INTEL CORP

Inventor： KARHADE OMKAR G ,  DESHPANDE NITIN A ,  CETEGEN EDVIN ,  LI ERIC J ,  MALLIK DEBENDRA ,  ZIADEH BASSAM M

IPC: H01L25/065 ,  H01L23/48

CPC classification number: H01L25/0657 ,  H01L21/565 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/3142 ,  H01L23/49811 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81201 ,  H01L2224/81203 ,  H01L2224/81205 ,  H01L2224/81207 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01028 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/1579 ,  H01L2924/1815 ,  H01L2924/01082 ,  H01L2924/0105 ,  H01L2924/00012 ,  H01L2924/01083 ,  H01L2924/01029 ,  H01L2924/00014 ,  H01L2924/0665

Abstract: Methods of fabricating a microelectronic device comprising forming a microelectronic substrate having a plurality microelectronic device attachment bond pads and at least one interconnection bond pad formed in and/or on an active surface thereof, attaching a microelectronic device to the plurality of microelectronic device attachment bond pads, forming a mold chase having a mold body and at least one projection extending from the mold body, wherein the at least one projection includes at least one sidewall and a contact surface, contacting the mold chase projection contact surface to a respective microelectronic substrate interconnection bond pad, disposing a mold material between the microelectronic substrate and the mold chase, and removing the mold chase to form at least one interconnection via extending from a top surface of the mold material to a respective microelectronic substrate interconnection bond pad.