中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.021 seconds)

    ELEKTROMAGNETISCH ABGESCHIRMTE ELEKTRONISCHE VORRICHTUNGEN UND VERWANDTE SYSTEME UND VERFAHREN
    2.
    发明专利
    ELEKTROMAGNETISCH ABGESCHIRMTE ELEKTRONISCHE VORRICHTUNGEN UND VERWANDTE SYSTEME UND VERFAHREN 未知

    公开(公告)号：DE112016005991T5

    公开(公告)日：2018-08-30

    申请号：DE112016005991

    申请日：2016-11-24

    Applicant: INTEL CORP

    Inventor： DIAS RAJENDRA C ,  KUMAMOTO TAKASHI ,  TOMITA YOSHISHIRO ,  MODI MITUL B ,  HEPPNER JOSHUA D ,  LI ERIC

    IPC: H01L21/56 ,  H01L23/552 ,  H05K9/00

    Abstract: Elektromagnetisch abgeschirmte elektronische Vorrichtungstechnologie wird offenbart. In einem Beispiel kann ein Verfahren zum Herstellen eines elektronischen Vorrichtungspakets Bereitstellen eines Substrats, aufweisend eine Leiteranschlussfläche und eine elektronische Komponente, umfassen. Das Verfahren kann auch Ausbilden einer oberflächentreuen isolierenden Schicht auf dem Substrat und der elektronischen Komponente umfassen. Die oberflächentreue isolierende Schicht ist oberflächentreu zu der elektronischen Komponente. Das Verfahren kann ferner Freilegen der Leiteranschlussfläche umfassen. Darüber hinaus kann das Verfahren Ausbilden einer elektrisch leitfähigen elektromagnetischen Interferenz(Electromagnetic Interference, EMI)-Schicht auf der isolierenden Schicht und in Kontakt mit der Leiteranschlussfläche umfassen.

    Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
    3.
    发明专利
    Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen 未知

    公开(公告)号：DE102014108992A1

    公开(公告)日：2014-12-31

    申请号：DE102014108992

    申请日：2014-06-26

    Applicant: INTEL CORP

    Inventor： KARHADE OMKAR G ,  DESHPANDE NITIN A ,  DIAS RAJENDRA C ,  CETEGEN EDVIN ,  SKOGLUND LARS D

    IPC: H01L25/065 ,  H01L21/54 ,  H01L21/60 ,  H01L23/16 ,  H01L23/50

    Abstract: Es wird das Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen beschrieben. In einem Beispiel beinhaltet eine Halbleitervorrichtung erste und zweite Halbleiter-Chiplagen, jede besitzt eine Fläche mit einer sich darauf befindlichen integrierten Schaltung, die mit den Kontaktpads einer obersten Metallisierungsschicht eines gemeinsamen Halbleiterpaketsubstrats über eine Vielzahl leitender Kontakte verbunden ist, wobei die erste und die zweite Halbleiter-Chiplage durch einen Abstand getrennt sind. Eine Barrierestruktur wird zwischen die erste Halbleiter-Chiplage und das gemeinsame Halbleiterpaketsubstrat und mindestens teilweise unterhalb der ersten Halbleiter-Chiplage aufgebracht. Eine Unterfüllmaterialschicht hat Kontakt zur zweiten Halbleiter-Chiplage und der ersten Barrierestruktur, jedoch nicht zur ersten Halbleiter-Chiplage.

    Mikroelektronische Nacktchips mit abgeschrägten Ecken
    5.
    发明专利
    Mikroelektronische Nacktchips mit abgeschrägten Ecken 未知

    公开(公告)号：DE102016100160A1

    公开(公告)日：2016-08-11

    申请号：DE102016100160

    申请日：2016-01-05

    Applicant: INTEL CORP

    Inventor： DUBEY MANISH ,  ARMAGAN EMRE ,  DIAS RAJENDRA C ,  SKOGLUND LARS D

    IPC: H01L29/06 ,  H01L21/302 ,  H01L23/28

    Abstract: Ein mikroelektronischer Nacktchip kann mit abgeschrägten Ecken ausgebildet werden, um Belastungen zu reduzieren, die zu Delaminierungs- und/oder Rissbildungsfehlern führen kann, wenn ein solcher mikroelektronischer Nacktchip in ein mikroelektronisches Gehäuse eingebaut wird. In einer Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen planare Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt. In einer weiteren Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen gebogene oder gekrümmte Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt.

    Perforiertes leitfähiges Material zur EMI-Abschirmung
    6.
    发明专利
    Perforiertes leitfähiges Material zur EMI-Abschirmung 未知

    公开(公告)号：DE112016005921T5

    公开(公告)日：2018-09-20

    申请号：DE112016005921

    申请日：2016-11-22

    Applicant: INTEL CORP

    Inventor： DIAS RAJENDRA C ,  HEPPNER JOSHUA D ,  MODI MITUL B ,  PRAKASH ANNA M

    IPC: H05K9/00 ,  H01L23/552

    Abstract: Eine elektrische Vorrichtung und ein Verfahren zur Herstellung dieser elektrischen Vorrichtung sind offenbart. Die elektrische Vorrichtung weist eine oder mehrere elektrische Vorrichtungen auf, die an einem Substrat angebracht sind. Die elektrische Vorrichtung weist ferner eine oder mehrere Erdungsflächen auf, die an dem Substrat angebracht sind. Die elektrische Vorrichtung weist ferner ein perforiertes leitfähiges Material auf, das auf dem Substrat platziert ist. Die elektrische Vorrichtung weist ferner eine Formmasse auf, die abgeschieden ist, um das perforierte leitfähige Material, die eine oder die mehreren Vorrichtungen und die eine oder die mehreren Erdungsflächen zu bedecken.

Patent Agency Ranking