中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.023 seconds)

    Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens
    1.
    发明专利
    Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens 未知

    公开(公告)号：DE112013007457T5

    公开(公告)日：2016-06-09

    申请号：DE112013007457

    申请日：2013-11-19

    Applicant: INTEL CORP

    Inventor： BALAMURUGAN GANESH ,  MANSURI MOZHGAN ,  HYVONEN SAMI ,  CASPER BRYAN K ,  O'MAHONY FRANK

    IPC: H03L7/00 ,  H04L7/00

    Abstract: Es wird eine Vorrichtung beschrieben mit: einem Asynchrontakterzeuger zum Erzeugen eines Asynchrontaktsignals; einem digitalen Abtaster zum Abtasten eines Signals unter Verwendung des Asynchrontaktsignals; einem Tastverhältnis-Korrekturglied (DCC) zum Empfangen eines differenziellen Eingabetakts und zum Erzeugen eines differenziellen Ausgabetakts, wobei der digitale Abtaster mindestens einen von einem Ausgabetakt aus dem differenziellen Ausgabetakt abtastet; und einem Zähler zum Zählen der Ausgabe des digitalen Abtasters und zum Bereitstellen einer Steuerung für das DCC zum Einstellen des Tastverhältnisses des differenziellen Ausgabetakts.

    Integrated circuit passive signal distribution
    3.
    发明专利
    Integrated circuit passive signal distribution 未知

    公开(公告)号：GB2433805B

    公开(公告)日：2008-07-16

    申请号：GB0625616

    申请日：2006-12-27

    Applicant: INTEL CORP

    Inventor： O'MAHONY FRANK ,  CASPER BRYAN ,  JAUSSI JAMES ,  HAYCOCK MATTHEW ,  KENNEDY JOSEPH ,  MANSURI MOZHAGAN ,  MOONEY STEPHEN R

    IPC: G06F13/40

    Abstract: For one disclosed embodiment, an integrated circuit may comprise an internal transmission line in one or more layers of the integrated circuit. The internal transmission line may be coupled to receive a signal from an external transmission line at a first end of the internal transmission line without use of termination circuitry. The internal transmission line may transmit the signal passively to a second end of the internal transmission line. The integrated circuit may also comprise first circuitry having an input coupled to the internal transmission line at a first location of the internal transmission line to receive the signal and second circuitry having an input coupled to the internal transmission line at a second location of the internal transmission line to receive the signal. The second location may be different from the first location. Other embodiments are also disclosed.

    4.
    发明专利
    未知

    公开(公告)号：DE102006061878A1

    公开(公告)日：2007-08-30

    申请号：DE102006061878

    申请日：2006-12-28

    Applicant: INTEL CORP

    Inventor： O'MAHONY FRANK ,  CASPER BRYAN ,  JAUSSI JAMES ,  HAYCOCK MATTHEW ,  KENNEDY JOSEPH ,  MANSURI MOZHAGAN ,  MOONEY STEPHEN

    IPC: H04L25/02

    Abstract: For one disclosed embodiment, an integrated circuit may comprise an internal transmission line in one or more layers of the integrated circuit. The internal transmission line may be coupled to receive a signal from an external transmission line at a first end of the internal transmission line without use of termination circuitry. The internal transmission line may transmit the signal passively to a second end of the internal transmission line. The integrated circuit may also comprise first circuitry having an input coupled to the internal transmission line at a first location of the internal transmission line to receive the signal and second circuitry having an input coupled to the internal transmission line at a second location of the internal transmission line to receive the signal. The second location may be different from the first location. Other embodiments are also disclosed.

    Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens
    5.
    发明专利
    Taktkalibrierung unter Verwendung eines asynchronen digitalen Abtastens 未知

    公开(公告)号：DE112013007457B4

    公开(公告)日：2018-09-27

    申请号：DE112013007457

    申请日：2013-11-19

    Applicant: INTEL CORP

    Inventor： BALAMURUGAN GANESH ,  MANSURI MOZHGAN ,  HYVONEN SAMI ,  CASPER BRYAN K ,  O'MAHONY FRANK

    IPC: H03L7/00 ,  H04L7/00

    Abstract: Vorrichtung mit:einem Asynchrontakterzeuger (106) zum Erzeugen eines Asynchrontaktsignals;einem digitalen Abtaster (103) zum Abtasten eines Signals unter Verwendung des Asynchrontaktsignals;einem Tastverhältnis-Korrekturglied (DCC) (101) zum Empfangen eines differenziellen Eingabetakts und zum Erzeugen eines differenziellen Ausgabetakts, wobei der digitale Abtaster (103) mindestens einen von einem Ausgabetakt aus dem differenziellen Ausgabetakt abtastet;einem Zähler (104) zum Zählen der Ausgabe des digitalen Abtasters und zum Bereitstellen einer Steuerung für das DCC zum Einstellen des Tastverhältnisses des differenziellen Ausgabetakts;einem Multiplexer (102) zum Empfangen des differenziellen Ausgabetakts als Eingabe und zum Bereitstellen einer ausgewählten Ausgabe für den digitalen Abtaster; undeinem Chopper (105) zum Erzeugen eines Auswahlsignals für den Multiplexer (102) gemäß dem Taktsignal aus dem Asynchrontakterzeuger (106).

    Integrated Circuit Passive Signal Distribution
    6.
    发明专利
    Integrated Circuit Passive Signal Distribution 未知

    公开(公告)号：GB2433805A

    公开(公告)日：2007-07-04

    申请号：GB0625616

    申请日：2006-12-27

    Applicant: INTEL CORP

    Inventor： O'MAHONY FRANK ,  CASPER BRYAN ,  JAUSSI JAMES ,  HAYCOCK MATTHEW ,  KENNEDY JOSEPH ,  MANSURI MOZHAGAN ,  MOONEY STEPHEN R

    IPC: G06F13/40

    Abstract: An integrated circuit 301 has an internal transmission line 315 which receives a signal from an external transmission line 305. No termination circuitry is used to terminate the external transmission line. The internal transmission line transmits the signal passively to two or more different circuits 331, 332 on the integrated circuit. The internal transmission line may be terminated 318 at the opposite end to the external transmission line. The impedance of the internal transmission line may be matched to that of the external line. The internal transmission line may be connected to the circuits using buffers. Two transmission lines may be used to transmit differential signals.

    CLOCK CALIBRATION USING ASYNCHRONOUS DIGITAL SAMPLING
    7.
    发明公开
    CLOCK CALIBRATION USING ASYNCHRONOUS DIGITAL SAMPLING 审中-公开
    UHRENKALIBRIERUNG MIT ASYNCHRONER DIGITALER ABTASTUNG

    公开(公告)号：EP3072239A4

    公开(公告)日：2017-06-21

    申请号：EP13897939

    申请日：2013-11-19

    Applicant: INTEL CORP

    Inventor： BALAMURUGAN GANESH ,  MANSURI MOZHGAN ,  HYVONEN SAMI ,  CASPER BRYAN K ,  O'MAHONY FRANK

    IPC: H03L7/00 ,  G11C7/22 ,  H03K5/156 ,  H03L7/08 ,  H04L7/00

    CPC classification number: H03L7/00 ,  G11C7/1066 ,  G11C7/1093 ,  G11C7/22 ,  G11C7/222 ,  H03K5/1565 ,  H03L7/08 ,  H04B1/04 ,  H04L25/03

    Abstract: Described is an apparatus which comprises: an asynchronous clock generator to generate an asynchronous clock signal; a digital sampler for sampling a signal using the asynchronous clock signal; a duty cycle corrector (DCC) to receive a differential input clock and to generate a differential output clock, wherein the digital sampler to sample at least one of an output clock from the differential output clock; and a counter to count output of the digital sampler and to provide a control to the DCC to adjust duty cycle of the differential output clock.

    Abstract translation: 描述了一种装置，包括：异步时钟发生器，用于生成异步时钟信号; 数字采样器，用于使用异步时钟信号对信号进行采样; 占空比校正器（DCC），用于接收差分输入时钟并产生差分输出时钟，其中所述数字采样器对来自所述差分输出时钟的输出时钟中的至少一个进行采样; 以及计数器，用于对数字采样器的输出进行计数并提供控制给DCC以调整差分输出时钟的占空比。

Patent Agency Ranking