公开(公告)号：KR20180019527A

公开(公告)日：2018-02-26

申请号：KR20177033336

申请日：2015-06-22

Applicant: INTEL CORP

Inventor： LIN KEVIN LAI ,  PAWASHE CHYTRA ,  KIM RASEONG ,  YOUNG IAN A ,  SINGH KANWAL JIT ,  BRISTOL ROBERT L

IPC: B81B7/02 ,  H01L21/8238

CPC classification number: B81C1/00246 ,  B81B2203/0118 ,  B81C2203/0714 ,  B81C2203/0742 ,  B81C2203/0771

Abstract: 전도성층이기판상의희생층에서의트렌치내에퇴적된다. 에칭정지층이전도성층 위에퇴적된다. 갭을형성하기위해희생층이제거된다. 일실시예에서, 빔은기판위에있다. 인터커넥트는빔 상에있다. 에칭정지층은빔 위에있다. 빔과에칭정지층 사이에갭이있다.

Abstract translation: 导电层沉积在衬底上的牺牲层中的沟槽中。 蚀刻停止层沉积在导电层上。 牺牲层被去除以形成间隙。 在一个实施例中，该束在衬底上。 互连在梁上。 蚀刻停止层位于梁上。 光束与蚀刻停止层之间存在间隙。

公开(公告)号：DE112013006479T5

公开(公告)日：2015-11-12

申请号：DE112013006479

申请日：2013-03-14

Applicant: INTEL CORP

Inventor： PAWASHE CHYTRA ,  KIM RASEONG ,  KIM SEIYON ,  KUHN KELIN ,  MANIPATRUNI SASIKANTH ,  RIOS RAFAEL ,  YOUNG IAN A ,  LIN KEVIN ,  CHAUDHRY ANURAG

IPC: H01L29/00 ,  B81B7/00

Abstract: Mechanische Schaltvorrichtungen auf Nanodrahtbasis werden beschrieben. Ein Nanodraht-Relais umfasst beispielsweise einen Nanodraht, der in einem Leerraum angeordnet ist, der über einem Substrat angeordnet ist. Der Nanodraht weist einen verankerten Abschnitt und einen aufgehängten Abschnitt auf. Eine erste Gateelektrode ist benachbart zum Leerraum angeordnet und ist vom Nanodraht beabstandet. Ein erster leitfähiger Bereich ist benachbart zur ersten Gateelektrode und benachbart zum Leerraum angeordnet und ist vom Nanodraht beabstandet.

公开(公告)号：DE102020107411A1

公开(公告)日：2020-09-24

申请号：DE102020107411

申请日：2020-03-18

Applicant: INTEL CORP

Inventor： JAHAGIRDAR ANANT ,  PAWASHE CHYTRA ,  LILAK AARON ,  MCDONNELL MYRA ,  MUELLER BRENNEN ,  KOBRINSKY MAURO

IPC: H01L23/24 ,  B81C3/00 ,  H01L21/30

Abstract: Ausführungsformen hierin beschreiben Techniken für gebondete Wafer, die einen ersten Wafer, der mit einem zweiten Wafer gebondet ist, und eine Spannungskompensationsschicht in Kontakt mit dem ersten Wafer oder dem zweiten Wafer beinhalten. Der erste Wafer weist ein erstes Spannungsniveau an einer ersten Stelle und ein zweites Spannungsniveau, das von dem ersten Spannungsniveau verschieden ist, an einer zweiten Stelle auf. Die Spannungskompensationsschicht beinhaltet ein erstes Material an einer ersten Stelle der Spannungskompensationsschicht, das ein drittes Spannungsniveau an der ersten Stelle des ersten Wafers beinhaltet, ein zweites Material, das von dem ersten Material verschieden ist, an einer zweiten Stelle der Spannungskompensationsschicht, das ein Spannungsniveau, das von dem dritten Spannungsniveau verschieden ist, an der zweiten Stelle des ersten Wafers induziert. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

公开(公告)号：GB2526454A

公开(公告)日：2015-11-25

申请号：GB201513899

申请日：2013-03-14

Applicant: INTEL CORP

Inventor： PAWASHE CHYTRA ,  KIM RASEONG ,  KIM SEIYON ,  KUHN KELIN J ,  MANIPATRUNI SASIKANTH ,  RIOS RAFAEL ,  YOUNG IAN A ,  LIN KEVIN ,  CHAUDHRY ANURAG

IPC: H01L29/86 ,  B81B7/00 ,  H01H1/00 ,  H01H9/02

Abstract: Nanowire-based mechanical switching devices are described. For example, a nanowire relay includes a nanowire disposed in a void disposed above a substrate. The nanowire has an anchored portion and a suspended portion. A first gate electrode is disposed adjacent the void, and is spaced apart from the nanowire. A first conductive region is disposed adjacent the first gate electrode and adjacent the void, and is spaced apart from the nanowire.

公开(公告)号：EP3207563A4

公开(公告)日：2018-05-30

申请号：EP14903978

申请日：2014-10-17

Applicant: INTEL CORP

Inventor： CHANG PETER L ,  PAWASHE CHYTRA ,  MAYBERRY MICHAEL C ,  TSENG JIA-HUNG

IPC: H01L21/58 ,  H01L23/00 ,  H01L33/00

CPC classification number: H01L21/67144 ,  H01L21/6833 ,  H01L24/75 ,  H01L24/95 ,  H01L25/0753 ,  H01L33/0079 ,  H01L33/0095 ,  H01L33/36 ,  H01L33/44 ,  H01L33/62 ,  H01L2933/0016 ,  H01L2933/0025 ,  H01L2933/0066

Abstract: Micro pick-and-bond heads, assembly methods, and device assemblies. In, embodiments, micro pick-and-bond heads transfer micro device elements, such as (micro) LEDs, en masse from a source substrate to a target substrate, such as a LED display substrate. Anchor and release structures on the source substrate enable device elements to be separated from a source substrate, while pressure sensitive adhesive (PSA) enables device elements to be temporarily affixed to pedestals of a micro pick-and-bond head. Once the device elements are permanently affixed to a target substrate, the PSA interface may be defeated through peeling and/or thermal decomposition of an interface layer.

公开(公告)号：EP3230732A4

公开(公告)日：2018-08-01

申请号：EP15867660

申请日：2015-11-10

Applicant: INTEL CORP

Inventor： GULLBRAND JESSICA ,  COWAN MELISSA A ,  PAWASHE CHYTRA ,  EID FERAS

IPC: G08B21/12 ,  B05B17/00 ,  G01H13/00 ,  G01N1/22 ,  G01N21/17 ,  G01N33/00

CPC classification number: G08B21/182 ,  F15D1/0095 ,  G01N1/2273 ,  G01N1/24 ,  G01N2001/242 ,  G08B21/12 ,  G08B25/08 ,  H01L23/4735 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Techniques are disclosed for using synthetic jet technology as an air delivery device for sensing applications. In particular, a synthetic jet device is used to deliver a controlled airflow or other fluidic flow to a sensor measurement area. Such a sensing system can be used to detect accurate concentration of target features present in the ambient surroundings, such as gases, particles, solutions, mixtures, and any other environmental features that can be sensed from a controlled airflow. An example application is air quality monitoring by using one or more synthetic jet devices to deliver a known or otherwise controlled airflow to a sensing area, thereby allowing for detection of harmful or otherwise unacceptable concentrations of particulate matter, gases, or air pollutants. In some embodiments, a synthetic jet device is operatively coupled with a sensor via a flow channel in a common housing, so as to provide a controlled flow sensing system.

公开(公告)号：EP3160897A4

公开(公告)日：2018-01-24

申请号：EP14896176

申请日：2014-06-27

Applicant: INTEL CORP

Inventor： MUNOZ JORGE A ,  NIKONOV DMITRI E ,  KUHN KELIN J ,  THEOFANIS PATRICK ,  PAWASHE CHYTRA ,  LIN KEVIN ,  KIM SEIYON

IPC: B81B7/02

CPC classification number: B82B1/005 ,  B81B3/0016 ,  B81B7/02 ,  B81B2201/014 ,  B81B2203/0118 ,  B82B1/002 ,  B82B3/0023 ,  B82Y15/00 ,  B82Y25/00 ,  B82Y40/00 ,  H01H59/0009 ,  H01L29/66227 ,  H01L29/82 ,  H01L29/84 ,  Y10S977/732 ,  Y10S977/838 ,  Y10S977/888 ,  Y10S977/938

Abstract: Nanoelectromechanical (NEMS) devices having nanomagnets for an improved range of operating voltages and improved control of dimensions of a cantilever are described. For example, in an embodiment, a nanoelectromechanical (NEMS) device includes a substrate layer, a first magnetic layer disposed above the substrate layer, a first dielectric layer disposed above the first magnetic layer, a second dielectric disposed above the first dielectric layer, and a cantilever disposed above the second dielectric layer. The cantilever bends from a first position to a second position towards the substrate layer when a voltage is applied to the cantilever.