公开(公告)号：BR102014006299A2

公开(公告)日：2015-11-03

申请号：BR102014006299

申请日：2014-03-17

Applicant: INTEL CORP

Inventor： PRABHAKARAN ABIRAMI ,  NAVEH ALON ,  HENROID ANDREW D ,  HERDRICH ANDREW J ,  CHOUBAL ASHISH V ,  TOLL BRET L ,  KOUFATY DAVID A ,  SUBBAREDDY DHEERAJ R ,  WEISSMANN ELIERZER ,  GORBATOV EUGENE ,  SRINIVASA GANAPATI M ,  KHANNA GAURAV ,  SHAFI HISHAM ,  SODHI INDER M ,  BRANDT JASON W ,  MISHAELI MICHAEL ,  NAIK MISHALI ,  LENZ ORON ,  NARVAEZ PAOLO ,  BRETT PAUL ,  RAPPOPORT RIMAT ,  FENGER RUSSEL J ,  JAHAGIRDAR SANJEEV S ,  HAHN SCOTT D ,  FICHER STEPHEN A

IPC: G06F9/44 ,  G06F9/455 ,  G06F9/50

Abstract: método para inicializar um sistema heterogêneo e apresentar uma vista simétrica do núcleo. a presente invenção descreve uma arquitetura de processador heterogêneo e um método de inicialização de um processador heterogêneo. um processador de acordo com uma modalidade compreende: um conjunto de núcleos grandes de processador físico; um conjunto de núcleos pequenos de processador físico, tendo capacidade de processamento com desempenho relativamente mais baixo e uso de energia relativamente menor em relação aos núcleos grandes de processador físico; e uma unidade de pacote para habilitar um processador bootstrap. o processador bootstrap inicializa os núcleos do processador físico homogêneo, enquanto o processador heterogêneo apresenta a aparência de um processador homogêneo para uma interface de firmware do sistema

公开(公告)号：DE102014003798A1

公开(公告)日：2014-09-18

申请号：DE102014003798

申请日：2014-03-17

Applicant: INTEL CORP

Inventor： WEISSMANN ELIERZER ,  RAPPOPORT RINAT ,  MISHAELI MICHAEL ,  SHAFI HISHAM ,  LENZ ORON ,  BRANDT JASON W ,  FISCHER STEPHEN A ,  TOLL BRET L ,  SODHI INDER M ,  NAVEH ALON ,  SRINIVASA GANAPATI N ,  CHOUBAL ASHISH V ,  HAHN SCOTT D ,  KOUFATY DAVID A ,  FENGER RUSSEL J ,  KHANNA GAURAV ,  GORBATOV EUGENE ,  NAIK MISHALI ,  HERDRICH ANDREW J ,  PRABHAKARAN ABIRAMI ,  JAHAGIRDAR SANJEEV S ,  BRETT PAUL ,  NARVAEZ PAOLO ,  HENROID ANDREW D ,  SUBBAREDDY DHEERAJ R

IPC: G06F9/50 ,  G06F1/32 ,  G06F9/445

Abstract: Es werden eine heterogene Prozessorarchitektur und ein Verfahren zum Booten eines heterogenen Prozessors beschrieben. Ein Prozessor gemäß einer Ausführungsform umfasst: einen Satz großer physischer Prozessorkerne; einen Satz kleiner physischer Prozessorkerne mit relativ leistungsschwächeren Verarbeitungsfähigkeiten und relativ niedrigerem Energieverbrauch im Vergleich zu den großen physischen Prozessorkernen; und eine Paketeinheit, um einen Bootstrap-Prozessor zu aktivieren. Der Bootstrap-Prozessor initialisiert die homogenen physischen Prozessorkerne, während der heterogene Prozessor gegenüber einer System-Firmware-Schnittstelle das Erscheinungsbild eines homogenen Prozessors präsentiert.

公开(公告)号：DE112017003032T5

公开(公告)日：2019-03-28

申请号：DE112017003032

申请日：2017-05-15

Applicant: INTEL CORP

Inventor： GENDLER ALEXANDER ,  ROTEM EFRAIM ,  ROSENZWEIG NIR ,  SISTLA KRISHNAKANTH V ,  CHOUBAL ASHISH V ,  VARMA ANKUSH

IPC: G06F1/32

Abstract: Vorrichtungen, Verfahren und ein Speichermedium in Zusammenhang mit einer Stromsteuerung für einen Mehrkernprozessor werden hierin offenbart. In Ausführungsformen kann ein Mehrkernprozessor mehrere analoge Stromkomparatoren aufweisen, wobei jeder analoge Stromkomparator eine Stromnutzung durch einen entsprechenden der Kerne des Mehrkernprozessors messen soll. Der Mehrkernprozessor kann einen oder mehrere Prozessoren, Vorrichtungen und/oder Schaltungen aufweisen, um zu bewirken, dass sich die Kerne basierend auf Messungen der jeweiligen analogen Stromkomparatoren individuell drosseln. In einigen Ausführungsformen kann eine Speichervorrichtung des Mehrkernprozessors ausführbare Anweisungen speichern, die derart ausführbar sind, dass mehrere Mittel zum Leistungsmanagement bedient werden, um zu bestimmen, ob jeweils basierend auf mehreren Historien der Strommessungen der Kerne Drosselanforderungen gesendet werden sollen.