中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.02 seconds)

    DETEKTION VON PROZESSINDUZIERTEN ASYMMETRIEN, QUANTIFIZIERUNG UND STEUERUNG UNTER VERWENDUNG VON MESSUNGEN DER WAFERGEOMETRIE
    1.
    发明专利
    DETEKTION VON PROZESSINDUZIERTEN ASYMMETRIEN, QUANTIFIZIERUNG UND STEUERUNG UNTER VERWENDUNG VON MESSUNGEN DER WAFERGEOMETRIE 未知

    公开(公告)号：DE112016002803T5

    公开(公告)日：2018-03-29

    申请号：DE112016002803

    申请日：2016-06-08

    Applicant: KLA TENCOR CORP

    Inventor： VUKKADALA PRADEEP ,  SINHA JAYDEEP K ,  KIM JH (JONG)

    IPC: H01L21/66 ,  H01L21/027

    Abstract: Es sind Systeme und Verfahren zur Detektion, Quantifizierung und Steuerung von prozessinduzierten asymmetrischen Signaturen unter Verwendung von Messungen von strukturierten Wafergeometrien offenbart. Das System kann ein Geometrie-Messwerkzeug aufweisen, das ausgestaltet ist, um einen ersten Satz von Messungen der Wafergeometrie des Wafers vor einem Herstellungsprozess und einen zweiten Satz von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess zu erhalten. Das System kann auch einen Prozessor umfassen, der in Kommunikation mit dem Geometrie-Messwerkzeug ist. Der Prozessor kann konfiguriert sein zum: Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten, asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.

    PROCESS-INDUCED DISPLACEMENT CHARACTERIZATION DURING SEMICONDUCTOR PRODUCTION
    2.
    发明专利
    PROCESS-INDUCED DISPLACEMENT CHARACTERIZATION DURING SEMICONDUCTOR PRODUCTION 未知

    公开(公告)号：SG11202010083TA

    公开(公告)日：2020-11-27

    申请号：SG11202010083T

    申请日：2018-12-20

    Applicant: KLA TENCOR CORP

    Inventor： VUKKADALA PRADEEP ,  SMITH MARK D ,  LEVY ADY ,  DIGHE PRASANNA ,  MUELLER DIETER

    IPC: H01L21/67 ,  H01L21/033

    Abstract: A controller is configured to perform at least a first characterization process prior to at least one discrete backside film deposition process on a semiconductor wafer; perform at least an additional characterization process following the at least one discrete backside film deposition process; determine at least one of a film force or one or more in-plane displacements for at least one discrete backside film deposited on the semiconductor wafer via the at least one discrete backside film deposition process based on the at least the first characterization process and the at least the additional characterization process; and provide at least one of the film force or the one or more in-plane displacements to at least one process tool via at least one of a feed forward loop or a feedback loop to improve performance of one or more fabrication processes.

    PATTERNED WAFER GEOMETRY MEASUREMENTS FOR SEMICONDUCTOR PROCESS CONTROLS
    4.
    发明公开
    PATTERNED WAFER GEOMETRY MEASUREMENTS FOR SEMICONDUCTOR PROCESS CONTROLS 审中-公开

    公开(公告)号：EP3117454A4

    公开(公告)日：2017-10-18

    申请号：EP15811731

    申请日：2015-04-23

    Applicant: KLA-TENCOR CORP

    Inventor： VUKKADALA PRADEEP ,  SINHA JAYDEEP

    IPC: H01L21/66

    CPC classification number: H01L22/12 ,  H01L22/20

    Abstract: Wafer geometry measurement tools and methods for providing improved wafer geometry measurements are disclosed. Wafer front side, backside and flatness measurements are taken into consideration for semiconductor process control. The measurement tools and methods in accordance with embodiments of the present disclosure are suitable for handling any types of wafers, including patterned wafers, without the shortcomings of conventional metrology systems.

Patent Agency Ranking