公开(公告)号：DE112019003120T5

公开(公告)日：2021-03-11

申请号：DE112019003120

申请日：2019-06-18

Applicant: MICROCHIP TECH INC

Inventor： LENG YAOJIAN ,  SATO JUSTIN ,  STOM GREG

IPC: H01L27/01 ,  H01L21/822 ,  H01L49/02

Abstract: Es wird ein Verfahren zur Herstellung eines Dünnschichtwiderstands- (TFR-) Moduls in einer Integrierten Schaltungs- (IC-) Struktur bereitgestellt. Ein TFR-Graben kann in einer Oxidschicht ausgebildet werden. Eine resistive TFR-Schicht kann über der Struktur abgeschieden werden und sich in den Graben erstrecken. Teile der TFR-Schicht außerhalb des Grabens können durch CMP entfernt werden, um ein TFR-Element zu definieren, das einen sich seitlich erstreckenden TFR-Bodenbereich und mehrere TFR-Grate aufweist, die sich von dem sich seitlich erstreckenden TFR-Bodenbereich nach oben erstrecken. Es kann zumindest ein CMP durchgeführt werden, um die gesamte oder Teile der Oxidschicht und zumindest eine Teilhöhe der TFR-Grate zu entfernen. Ein Paar voneinander beabstandeter Metallverbindungen kann dann über gegenüberliegenden Endbereichen des TFR-Elements ausgebildet werden, wobei jede Metallverbindung einen sich jeweils nach oben erstreckenden TFR-Grat kontaktiert, um dadurch zwischen den Metallverbindungen einen Widerstand über das TFR-Element zu definieren.

公开(公告)号：DE112019002455T5

公开(公告)日：2021-01-28

申请号：DE112019002455

申请日：2019-05-02

Applicant: MICROCHIP TECH INC

Inventor： LENG YAOJIAN ,  HAMLIN BONNIE ,  TAYLOR ANDREW ,  VANDERIET JANET ,  SATO JUSTIN

IPC: H01L21/3205 ,  H01C7/06 ,  H01C17/075 ,  H01L21/768 ,  H01L23/522 ,  H01L27/08

Abstract: Ein Verfahren zur Herstellung eines Dünnschichtwiderstandsmoduls (TFR) weist das Ausbilden eines TFR-Elements über einem Substrat auf; Tempern des TFR-Elements, um den Widerstandstemperaturkoeffizienten (TCR) des TFR-Elements zu verringern; und nach dem Ausbilden und Tempern des TFR-Elements, Ausbilden eines Paars leitfähiger TFR-Köpfe in Kontakt mit dem TFR-Element. Durch Ausbilden des TFR-Elements vor den TFR-Köpfen kann das TFR-Element getempert werden, ohne die TFR-Köpfe zu beeinflussen, und kann somit aus verschiedenen Materialien mit unterschiedlichen Tempereigenschaften, z. B. SiCCr und SiCr, ausgebildet werden. Somit kann das TFR-Element getempert werden, um einen TCR von nahezu 0 ppm zu erreichen, ohne die später ausgebildeten TFR-Köpfe zu beeinflussen. Das TFR-Modul kann unter Verwendung eines Damaszener-CMP-Ansatzes und unter Verwendung von nur einer einzelnen hinzugefügten Maskenschicht ausgebildet werden. Weiterhin können vertikal verlaufende „Grate“ an den Kanten des TFR-Elements entfernt oder beseitigt werden, um die TCR-Leistung weiter zu verbessern.

公开(公告)号：DE112019001349T5

公开(公告)日：2020-11-26

申请号：DE112019001349

申请日：2019-03-12

Applicant: MICROCHIP TECH INC

Inventor： SATO JUSTIN ,  CHEN BOMY ,  TAYLOR ANDREW

IPC: H01L23/49 ,  H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/522

Abstract: Eine Chipmatrize mit integrierter Schaltung weist ein Kraftminderungssystem zum Reduzieren oder Verringern von Spannungen unter Pads auf, die typischerweise durch Drahtbonden unter jedem Drahtbondpad verursacht werden. Das Kraftminderungssystem weist einen Metallbereich (22) auf, der als Stoßplatte dient, eine Abdichtungsschicht, die über der Stoßplatte angeordnet ist, und eine Kraftminderungsschicht, die eine Anordnung von verschlossenen Hohlräumen (56A) zwischen dem Metallbereich (22) und der Abdichtungsschicht (52) aufweist. Die verschlossenen Hohlräume (56A) in der Kraftminderungsschicht werden definiert, indem Öffnungen in einer dielektrischen Oxidschicht ausgebildet werden und eine nicht konforme Abdichtungsschicht (52) über den Öffnungen ausgebildet wird, um eine Anordnung von verschlossenen Hohlräumen (56A) zu definieren. Das Kraftminderungssystem mildert Spannungen ab, die durch ein Drahtbonding an jedem Drahtbond-Pad verursacht werden, wodurch Schäden im Zusammenhang mit Drahtbonden an Halbleitervorrichtungen, die sich in den Bereichen unter den Pads des Chips befinden, verringert oder beseitigt werden können.

公开(公告)号：DE112019007299T5

公开(公告)日：2022-01-27

申请号：DE112019007299

申请日：2019-11-08

Applicant: MICROCHIP TECH INC

Inventor： SATO JUSTIN ,  CHEN BOMY

IPC: H01L25/065 ,  H01L21/58 ,  H01L23/13 ,  H01L23/538

Abstract: Ein Multi Orientation Multi Die („MOMD“) integriertes Schaltungsgehäuse beinhaltet Chips, die in unterschiedlichen physikalischen Ausrichtungen montiert sind. Ein MOMD-Gehäuse beinhaltet sowohl (a) einen oder mehrere horizontal montierte Chips (HMDs), die horizontal an einer horizontal verlaufenden Chipmontagebasis montiert sind, als auch (b) einen oder mehrere vertikal montierte Chips (VMDs), die vertikal an der horizontal verlaufenden Chipmontagebasis montiert sind. HMDs können FPGAs oder andere Hochleistungschips aufweisen, während VMDs Chips mit geringer Leistung und andere physikalische Strukturen wie beispielsweise Wärmeableiter, Speicher, Hochspannungs-/analoge Bauelemente, Sensoren oder MEMS aufweisen können. Die Chipmontagebasis eines MOMD-Gehäuses kann Strukturen zum Ausrichten und Montieren von VMD(s) aufweisen, zum Beispiel VMD-Schlitze zum Aufnehmen jeder montierten VMD und VMD-Ausrichtungsstrukturen, die das Ausrichten und/oder Führen einer vertikalen Montage von VMD(s) an der Chipmontagebasis erleichtern. MOMD-Gehäuse können im Vergleich zu herkömmlichen Multi-Chip-Gehäusen eine verringerte seitliche Grundfläche und eine erhöhte Chipintegration pro Flächeneinheit bereitstellen.

公开(公告)号：DE112023001358T5

公开(公告)日：2025-01-09

申请号：DE112023001358

申请日：2023-03-10

Applicant: MICROCHIP TECH INC

Inventor： SATO JUSTIN ,  CHEN BOMY ,  KOVATS JULIUS ,  RAMAMURTHY ANU

IPC: H01L25/18 ,  G06F1/04 ,  H01L23/495 ,  H01L23/498 ,  H01L23/538 ,  H01L25/16 ,  H10D80/30

Abstract: Vorrichtung, die ein Trägermaterial aufweist, das einen ersten und einen zweiten Trägermaterialkontakt aufweist; einen Chip, der einen Vorderseiten-Chip-Kontakt und einen ersten und einen zweiten Rückseiten-Chip-Kontakt aufweist, wobei der Vorderseiten-Chip-Kontakt elektrisch mit dem ersten Trägermaterialkontakt verbunden ist; einen Chip, der einen Chip-Kontakt aufweist, der elektrisch mit dem ersten Rückseiten-Chip-Kontakt verbunden ist; und eine Zuleitung, die elektrisch mit dem zweiten Rückseiten-Chip-Kontakt verbunden ist und elektrisch mit dem zweiten Trägermaterialkontakt verbunden ist.