中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3 records (took 0.027 seconds)

    MULTIPLE DEVICE INTEGRATED CIRCUIT PACKAGE WITH FEEDTHROUGH CONNECTION
    1.
    发明专利
    MULTIPLE DEVICE INTEGRATED CIRCUIT PACKAGE WITH FEEDTHROUGH CONNECTION 失效

    公开(公告)号：JPH11340415A

    公开(公告)日：1999-12-10

    申请号：JP11292099

    申请日：1999-04-20

    Applicant: MICROCHIP TECH INC

    Inventor： SCHROEDER ERIC ,  ROGERS CLARK ,  HULL RICHARD L

    IPC: H01L25/18 ,  H01L23/495 ,  H01L23/50 ,  H01L25/04

    Abstract: PROBLEM TO BE SOLVED: To improve functionality of devices in a package by combining a first device with a second device, the second device having at least one feedthrough connector for coupling the first device to one of a plurality of pins via the second device. SOLUTION: A plurality of different devices 12 can be mounted on one lead frame 14 die paddle 16 construction without requiring an excessive bond wire length and bond angle i.e., without extending a bond wire on a second device 12B, while maintaining pin compatibility by an IC package 10. The IC package 10 enables this by providing a first device 12A coupled to one of a plurality of pins 20 via the second device 12B by a feedthrough connector 28 located on the second device 12B.

    Microprocesador o microcontrolador potenciado
    2.
    发明专利
    Microprocesador o microcontrolador potenciado 未知

    公开(公告)号：ES2396800T3

    公开(公告)日：2013-02-27

    申请号：ES08857235

    申请日：2008-11-26

    Applicant: MICROCHIP TECH INC

    Inventor： JULICHER JOSEPH ,  SMIT ZACHARIAS MARTHINUS ,  STEEDMAN SEAN ,  DELPORT VIVIEN ,  ZDENEK JERROLD S ,  ELLISON RYAN SCOTT ,  SCHROEDER ERIC

    IPC: G06F9/30 ,  G06F9/318 ,  G06F9/35

    Abstract: Un dispositivo de microprocesador de n bits que comprende: una unidad central de procesamiento de n bits (CPU); una pluralidad de registros (185) de funciones especiales y de registros de proposito general con los que seestablece una correlacion en memoria con una pluralidad de bancos, en el que los registros (185) de funcionesespeciales comprenden por lo menos dos registros (150; 960) de direccion de memoria indirecta de 16 bits a losque puede acceder dicha CPU a traves de todos los bancos; una unidad de acceso a banco para acoplar dicha CPU con uno de dicha pluralidad de bancos; una memoria (160) de datos acoplada con la CPU; y una memoria (120) de programa acoplada con la CPU, en el que dichos registros (150; 960) de direccion de memoria indirecta pueden accionarse para acceder a dichamemoria (160) de datos o memoria (120) de programa y en el que un bit (965) en cada uno de dichos registros(150; 960) de direccion de memoria indirecta determina un acceso a dicha memoria (160) de datos o a dichamemoria (120) de programa.

Patent Agency Ranking