中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

14 records (took 0.021 seconds)

    Microcontrolador con memoria lineal en una memoria de bancos y procedimiento para el mismo
    2.
    发明专利
    Microcontrolador con memoria lineal en una memoria de bancos y procedimiento para el mismo 未知

    公开(公告)号：ES2619724T3

    公开(公告)日：2017-06-26

    申请号：ES10705692

    申请日：2010-02-10

    Applicant: MICROCHIP TECH INC

    Inventor： LUNDSTRUM ZEKE ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

    IPC: G06F9/35 ,  G06F9/30 ,  G06F9/34 ,  G06F12/06

    Abstract: Un microcontrolador que, comprende: una memoria (225) de datos dividida en una pluralidad de bancos (000...111) de memoria, en el que dicha memoria (225) de datos comprende un primer conjunto de bancos (000...011) de memoria y un segundo conjunto de bancos (100... 111) de memoria de dicha pluralidad de bancos (000...111) de memoria; un multiplexor (220) de direcciones para proporcionar una dirección de dicha memoria (225) de datos; un registro (135) de instrucciones que proporciona una primera dirección parcial a una primera entrada de dicho multiplexor (220) de direcciones; un registro (210) de selección de bancos para proporcionar una segunda dirección parcial a dicha primera entrada de dicho multiplexor (225) de direcciones; y una pluralidad de registros de funciones especiales puestos en correspondencia con dicha memoria (225) de datos, incluyendo un registro (245) de direcciones de memoria indirecta acoplado con una segunda entrada de dicho multiplexor (220) de direcciones, en el que el registro de selección de bancos no está puesto en correspondencia con dicha memoria (225) de datos, al menos un registro de funciones especiales (INDF, TMR0, EECON, PCL, ESTADO, FSR, OSCAL, EEDATOS, PUERTOB, EEADR) es una memoria pone en correspondencia con más de un banco de memoria de dicho primer conjunto de bancos (000...011) de memoria bajo la misma dirección de memoria y en el que el segundo conjunto de bancos (100...111) de memoria forma un bloque de memoria de datos lineal al que no se ponen en correspondencia registros de funciones especiales; en el que, para el direccionamiento directo, un banco (000...111) de memoria se selecciona mediante dicho registro (210) de selección de bancos y dicho banco de memoria seleccionado se dirige a través de dicho multiplexor (220) mediante una dirección formada por la primera dirección parcial de dicho registro (135) de instrucciones y la segunda dirección parcial de dicho registro (210) de selección de bancos; y en el que, para el direccionamiento indirecto, dicha memoria (225) de datos se dirige indirectamente mediante la selección de una dirección proporcionada por dicho registro (245) de direcciones de memoria indirecta, permitiendo así el acceso a por lo menos todo el bloque de memoria lineal formado por dicho segundo conjunto de bancos (100...111) de memoria.

    Monitor y alarma de oscilador a prueba de fallos
    3.
    发明专利
    Monitor y alarma de oscilador a prueba de fallos 未知

    公开(公告)号：ES2525378T3

    公开(公告)日：2014-12-23

    申请号：ES11714169

    申请日：2011-03-24

    Applicant: MICROCHIP TECH INC

    Inventor： ALEMAN ENRIQUE ,  DILLON JONATHAN ,  DELPORT VIVIEN ,  JULICHER JOSEPH

    IPC: G06F1/14 ,  G01R19/165

    Abstract: Un dispositivo digital que tiene una alarma y un monitor de oscilador de reloj primario, que comprende: un procesador (102) que tiene un modo operacional en un modo dormido de baja potencia; un oscilador (124) de reloj primario acoplado a un elemento (128) de determinación de la frecuencia externa, en el que el oscilador (124) de reloj primario genera la pluralidad de pulsos de reloj a una frecuencia determinada por el elemento (128) de determinación de la frecuencia externa; un condensador (120) de bloqueo de corriente continua (cc) acoplado al oscilador (124) de reloj primario; un diodo (118) conectado al condensador (120) de bloqueo de cc; un condensador (116) de almacenamiento de tensión conectado al diodo (118), en el que el condensador (116) de almacenamiento de tensión es cargado con una tensión a través del diodo (118) y a partir de la pluralidad de pulsos de reloj; un sumidero (112) de corriente constante conectado al condensador (116) de almacenamiento de tensión, en el que el sumidero (112) de corriente descarga la tensión sobre el condensador (116) de almacenamiento de tensión cuando no está siendo cargado a partir de la pluralidad de pulsos de reloj con un tiempo de descarga superior a un periodo de reloj de la pluralidad de pulsos de reloj; y un comparador (108) de tensión que tiene una salida conectada a una entrada del procesador (102), una primera entrada conectada al condensador (116) de almacenamiento de tensión y una segunda entrada conectada a una tensión (110) de referencia, en el que cuando la tensión sobre el condensador (116) de almacenamiento de tensión es superior a la tensión (110) de referencia, la salida del comparador (108) de tensión está en un primer nivel lógico, y cuando la tensión sobre el condensador (116) de almacenamiento de tensión es inferior o igual a la tensión (110) de referencia, la salida del comparador (108) de tensión está en un segundo nivel lógico.

    Microprocesador o microcontrolador potenciado
    4.
    发明专利
    Microprocesador o microcontrolador potenciado 未知

    公开(公告)号：ES2396800T3

    公开(公告)日：2013-02-27

    申请号：ES08857235

    申请日：2008-11-26

    Applicant: MICROCHIP TECH INC

    Inventor： JULICHER JOSEPH ,  SMIT ZACHARIAS MARTHINUS ,  STEEDMAN SEAN ,  DELPORT VIVIEN ,  ZDENEK JERROLD S ,  ELLISON RYAN SCOTT ,  SCHROEDER ERIC

    IPC: G06F9/30 ,  G06F9/318 ,  G06F9/35

    Abstract: Un dispositivo de microprocesador de n bits que comprende: una unidad central de procesamiento de n bits (CPU); una pluralidad de registros (185) de funciones especiales y de registros de proposito general con los que seestablece una correlacion en memoria con una pluralidad de bancos, en el que los registros (185) de funcionesespeciales comprenden por lo menos dos registros (150; 960) de direccion de memoria indirecta de 16 bits a losque puede acceder dicha CPU a traves de todos los bancos; una unidad de acceso a banco para acoplar dicha CPU con uno de dicha pluralidad de bancos; una memoria (160) de datos acoplada con la CPU; y una memoria (120) de programa acoplada con la CPU, en el que dichos registros (150; 960) de direccion de memoria indirecta pueden accionarse para acceder a dichamemoria (160) de datos o memoria (120) de programa y en el que un bit (965) en cada uno de dichos registros(150; 960) de direccion de memoria indirecta determina un acceso a dicha memoria (160) de datos o a dichamemoria (120) de programa.

    CONFIGURABLE LOGIC CELLS
    5.
    发明申请
    CONFIGURABLE LOGIC CELLS 审中-公开
    可配置逻辑电池

    公开(公告)号：WO2012145511A3

    公开(公告)日：2013-02-14

    申请号：PCT/US2012034250

    申请日：2012-04-19

    Applicant: MICROCHIP TECH INC ,  KILZER KEVIN LEE ,  STEEDMAN SEAN ,  ZDENEK JERROLD S ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

    Inventor： KILZER KEVIN LEE ,  STEEDMAN SEAN ,  ZDENEK JERROLD S ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

    IPC: G06F15/78

    CPC classification number: H03K19/17708 ,  G06F15/7867

    Abstract: An integrated circuit device, in accordance with embodiments as claimed includes a central processing core; and a plurality of peripherals operably coupled to the RISC CPU core. In some embodiments, the plurality of peripherals include at least one configurable logic cell peripheral having more inputs than input-output connections on the integrated circuit device. In some embodiments, the inputs include one or more inputs from one or more integrated circuit subsystems.

    Abstract translation: 根据权利要求的实施例的集成电路装置包括中央处理核心; 以及可操作地耦合到RISC CPU核心的多个外围设备。 在一些实施例中，多个外围设备包括具有比集成电路设备上的输入 - 输出连接更多的输入的至少一个可配置逻辑单元外围设备。 在一些实施例中，输入包括来自一个或多个集成电路子系统的一个或多个输入。

    MICROCONTROLLER WITH LINEAR MEMORY IN A BANKED MEMORY
    6.
    发明申请
    MICROCONTROLLER WITH LINEAR MEMORY IN A BANKED MEMORY 审中-公开
    带有线性内存的微控制器在一个银行存储器中

    公开(公告)号：WO2010093657A3

    公开(公告)日：2010-11-18

    申请号：PCT/US2010023701

    申请日：2010-02-10

    Applicant: MICROCHIP TECH INC ,  LUNDSTRUM ZEKE R ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

    Inventor： LUNDSTRUM ZEKE R ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

    IPC: G06F9/30 ,  G06F9/318 ,  G06F9/35 ,  G06F12/06

    CPC classification number: G06F9/3012 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/342 ,  G06F9/35 ,  G06F12/0623

    Abstract: A microcontroller has a data memory divided into a plurality of memory banks, an address multiplexer for providing an address to the data memory, an instruction register providing a first partial address to a first input of the address multiplexer, a bank select register which is not mapped to the data memory for providing a second partial address to a the first input of the address multiplexer, and a plurality of special function registers mapped to the data memory, wherein the plurality of special function registers comprises an indirect access register coupled with a second input of the address multiplexer, and wherein the data memory comprises more than one memory bank of the plurality of memory banks that form a block of linear data memory to which no special function registers are mapped.

    Abstract translation: 微控制器具有被分成多个存储体的数据存储器，用于向数据存储器提供地址的地址多路复用器，向地址多路复用器的第一输入提供第一部分地址的指令寄存器，不是存储体选择寄存器 映射到数据存储器，用于向地址多路复用器的第一输入提供第二部分地址;以及多个特殊功能寄存器，映射到数据存储器，其中多个特殊功能寄存器包括间接访问寄存器，与第二 输入所述地址多路复用器，并且其中所述数据存储器包括所述多个存储体中的多于一个存储体，所述多个存储体形成线性数据存储器块，其中没有特殊功能寄存器被映射到所述线性数据存储器块。

    MICROCONTROLLER WITH SPECIAL BANKING INSTRUCTIONS
    8.
    发明申请
    MICROCONTROLLER WITH SPECIAL BANKING INSTRUCTIONS 审中-公开
    带有特殊银行指令的微控制器

    公开(公告)号：WO2010093661A3

    公开(公告)日：2010-11-25

    申请号：PCT/US2010023706

    申请日：2010-02-10

    Applicant: MICROCHIP TECH INC ,  LUNDSTRUM ZEKE R ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

    Inventor： LUNDSTRUM ZEKE R ,  DELPORT VIVIEN ,  STEEDMAN SEAN ,  JULICHER JOSEPH

    IPC: G06F9/30

    CPC classification number: G06F9/3012 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/342 ,  G06F9/35 ,  G06F12/0623

    Abstract: An instruction set for a microcontroller with a data memory divided into a plurality of memory banks wherein the data memory has more than one memory bank of the plurality of memory banks that form a block of linear data memory to which no special function registers are mapped, a bank select register which is not mapped to the data memory for selecting a memory bank, and with an indirect access register mapped to at least one memory bank, wherein the instruction set includes a plurality of instructions operable to directly address all memory locations within a selected bank, at least one instruction that provides access to the bank select register, and at least one instruction performing an indirect address to the data memory using the indirect access register.

    Abstract translation: 一种用于具有被分成多个存储体的数据存储器的微控制器的指令集，其中数据存储器具有形成线性数据存储器块的多个存储体中的多于一个存储体，其中没有特殊功能寄存器被映射到所述线性数据存储体块， 没有被映射到数据存储器以用于选择存储体的存储体选择寄存器以及被映射到至少一个存储体的间接访问寄存器，其中所述指令集包括多个指令，所述指令可操作以直接寻址 至少一个提供对所述银行选择寄存器的访问的指令，以及至少一个使用所述间接访问寄存器对所述数据存储器执行间接地址的指令。

    SYSTEME UND VERFAHREN ZUR VERWALTUNG DES ZUGANGS ZU EINEM FAHRZEUG ODER EINEM ANDEREN OBJEKT UNTER VERWENDUNG VON UMGEBUNGSDATEN
    9.
    发明专利
    SYSTEME UND VERFAHREN ZUR VERWALTUNG DES ZUGANGS ZU EINEM FAHRZEUG ODER EINEM ANDEREN OBJEKT UNTER VERWENDUNG VON UMGEBUNGSDATEN 未知

    公开(公告)号：DE112018000759T5

    公开(公告)日：2019-11-14

    申请号：DE112018000759

    申请日：2018-02-12

    Applicant: MICROCHIP TECH INC

    Inventor： SCHIEKE PIETER ,  DELPORT VIVIEN

    IPC: G07C9/00 ,  B60R25/24 ,  B60R25/33

    Abstract: Es werden Systeme und Verfahren zum Steuern des Zugangs zu einem Fahrzeug oder einem anderen Objekt bereitgestellt. Eine fahrzeugbasierte Authentifizierungseinheit und ein mobiles Zugangsgerät, z. B. ein Schlüsselanhänger, der drahtlos mit der fahrzeugbasierten Authentifizierungseinheit kommuniziert, können jeweils Umweltsensoren enthalten, die jeweilige Umgebungsdaten lokal für das jeweilige Gerät / die jeweilige Einheit erheben, z. B. GPS-Daten, lokale Temperaturdaten, lokale Luftdruckdaten usw. Die mobile Zugangsvorrichtung sendet eine Zugangsanforderungsnachricht (z. B. eine Antwort auf eine Aufforderung der fahrzeugbasierten Authentifizierungseinheit), die Umgebungsdaten enthält, die von dem / den Bordsensor(en) erfasst wurden. Die fahrzeugbasierte Authentifizierungseinheit empfängt die Zugangsanforderungsnachricht und bestimmt auf der Grundlage der in der Nachricht enthaltenen Umgebungsdaten, ob ein Zugang zu dem Fahrzeug gewährt werden soll. Die Authentifizierungseinheit kann zum Beispiel die Umgebungsdaten in der Zugangsanforderungsnachricht mit entsprechenden Umgebungsdaten vergleichen, die von Sensor(en) am Fahrzeug erhoben wurden, oder mit anderen Referenzdaten (z. B. benutzerspezifischen Fingerabdruckdaten).

    Células de lógica configurable
    10.
    发明专利
    Células de lógica configurable 未知

    公开(公告)号：ES2617318T3

    公开(公告)日：2017-06-16

    申请号：ES12721046

    申请日：2012-04-20

    Applicant: MICROCHIP TECH INC

    Inventor： KILZER KEVIN ,  STEEDMAN SEAN ,  ZDENEK JERROLD ,  DELPORT VIVIEN ,  LUNDSTRUM ZEKE ,  DUVENHAGE FANIE

    IPC: H03K19/177

    Abstract: Un procesador, que comprende: un núcleo (102) de unidad de procesamiento central (CPU), en particular un núcleo de CPU RISC; una pluralidad de periféricos (108; 110), incluyendo la pluralidad de periféricos uno o más periféricos (104) de célula de lógica configurable, en el que el periférico (104) de célula de lógica configurable está operando de manera independiente del núcleo (102) de la CPU, en el que cada uno del uno o más periféricos (104) de célula de lógica configurable comprende un registro de configuración asociado y en el que una pluralidad de bits en dicho registro (315) de configuración asociado determina una función lógica de una célula de lógica asociada proporcionada mediante un bloque de función lógica, en el que cada bloque de función lógica tiene una pluralidad de entradas (304) lógicas y una única salida lógica y una entrada (314) de control de modo acoplada con dicha pluralidad de bits del registro (315) de configuración asociado.

Patent Agency Ranking