-
公开(公告)号：FR2991811A1
公开(公告)日：2013-12-13
申请号：FR1255433
申请日：2012-06-11
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： BIANCHI RAUL ANDRES , FONTENEAU PASCAL
IPC: H01L29/866
Abstract: L'invention concerne une diode à avalanche comprenant, entre deux régions fortement dopées de types de conductivité opposés (5, 6) disposées à la surface d'une région semiconductrice , une région faiblement dopée (7), la longueur L de la région faiblement dopée entre les régions fortement dopées étant de l'ordre de 50 à 200 nm.
-
公开(公告)号：FR3079092B1
公开(公告)日：2022-07-01
申请号：FR1852165
申请日：2018-03-13
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： EL DIRANI HASSAN , FONTENEAU PASCAL
IPC: H03K19/00 , H03K19/094
-
公开(公告)号：FR3080950A1
公开(公告)日：2019-11-08
申请号：FR1853860
申请日：2018-05-04
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： EL DIRANI HASSAN , FONTENEAU PASCAL
IPC: H01L29/808 , H01L29/739
Abstract: L'invention concerne une structure de type Z2-FET comprenant : deux grilles avant (115, 116) ; et deux grilles arrière (130, 132), respectivement de type P (130) et de type N (132) .
-
公开(公告)号：FR3079092A1
公开(公告)日：2019-09-20
申请号：FR1852165
申请日：2018-03-13
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： EL DIRANI HASSAN , FONTENEAU PASCAL
IPC: H03K19/094 , H03K19/00
Abstract: L'invention concerne un inverseur comprenant un interrupteur Z2-FET (IN ; IP).
-
公开(公告)号：FR3019379A1
公开(公告)日：2015-10-02
申请号：FR1452835
申请日：2014-03-31
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： MANOUVRIER JEAN-ROBERT , FONTENEAU PASCAL , MONTAGNER XAVIER
IPC: H01L31/0352 , H01L27/146
Abstract: L'invention concerne une photodiode comprenant : une région de substrat (PPW) de type de conductivité P, une région de recueil de charges électriques (PNW1, PNW2) pour recueillir des charges électriques apparaissant lorsqu'une face arrière de la région de substrat reçoit de la lumière, la région de recueil comportant une région de type de conductivité N (PNW1, PNW2) formée en profondeur dans la région de substrat, une région de lecture (SNN) de type de conductivité N, formée dans la région de substrat, et une grille de transfert (TG1, TG2) isolée, formée dans la région de substrat dans une tranchée isolante (TGI1, TGI2) profonde s'étendant en regard d'une face latérale de la région de type de conductivité N, à côté de la région de lecture, et agencée pour recevoir une tension de grille pour transférer des charges électriques stockées dans la région de recueil vers la région de lecture,
-
Patent Agency Ranking
公开(公告)号：FR2993402A1
公开(公告)日：2014-01-17
申请号：FR1256800
申请日：2012-07-13
Inventor： FENOUILLET-BERANGER CLAIRE , FONTENEAU PASCAL
IPC: H01L23/62 , H01L27/092
Abstract: L'invention concerne un circuit intégré comprenant : -un premier composant (4) comportant une diode p-n (20), ménagée sur un côté du premier transistor et comportant des première (22) et seconde (24) zones semi-conductrices de dopages opposés. Selon l'invention : -ces première et seconde zones semi-conductrices sont étant coplanaires à un premier plan de masse, -le premier composant comprend en outre : . une seconde tranchée d'isolation (26) pour séparer ces première et seconde zones semi-conductrices, cette seconde tranchée d'isolation s'étendant au travers d'une couche isolante enterrée, jusque dans le premier plan de masse et jusqu'à une profondeur strictement inférieure à l'interface entre le premier plan de masse et un premier caisson, et . une troisième zone (28) semi-conductrice sous la seconde tranchée, formant une première jonction entre les première et seconde zones.
-
7.发明专利
公开(公告)号：FR2993403A1
公开(公告)日：2014-01-17
申请号：FR1256801
申请日：2012-07-13
Inventor： FENOUILLET-BERANGER CLAIRE , FONTENEAU PASCAL
Abstract: L'invention concerne un circuit intégré (9), comprenant : -des premier à quatrième composants électroniques (1, 2) ; -une couche isolante enterrée (92) de type UTBOX ; -des premier à quatrième plans de masse (11, 21) à l'aplomb des premier, deuxième, troisième et quatrième composants électroniques ; -une première tranchée d'isolation (62) isolant les premier à quatrième plans de masse ; -des premier à quatrième caissons (12, 22) à l'aplomb et en contact avec les premier à quatrième plans de masse ; -des première à quatrième électrodes (14, 24) de polarisation en contact avec les premier à quatrième caissons et avec les premier à quatrième plans de masse ; -un substrat semi-conducteur (91) ; -un caisson profondément enterré (51) en contact avec les caissons et les séparant du substrat ; -une électrode de commande (GN) couplée au caisson profondément enterré.
-
公开(公告)号：FR3077927A1
公开(公告)日：2019-08-16
申请号：FR1851203
申请日：2018-02-13
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： LALANNE FREDERIC , GAY LAURENT , FONTENEAU PASCAL , HENRION YANN , GUYADER FRANCOIS
IPC: H01L27/148
Abstract: L'invention concerne un procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) ayant une face avant et une face arrière, et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice, le mur d'isolation capacitif comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; et b) graver, depuis la face arrière de ladite structure, une partie de l'épaisseur de la couche semiconductrice (101) et de la région (105c) en un matériau conducteur ou semiconducteur, de façon sélective par rapport aux parois isolantes (105a, 105b).
-
公开(公告)号：FR2993405A1
公开(公告)日：2014-01-17
申请号：FR1256804
申请日：2012-07-13
Inventor： FENOUILLET-BERANGER CLAIRE , FONTENEAU PASCAL
IPC: H01L23/62 , H01L27/088
Abstract: L'invention concerne un circuit intégré (9), comprenant : -un premier transistor à effet de champ (1) ; -une couche isolante enterrée (92) de type UTBOX ; -un plan de masse (11) à l'aplomb de la grille et du canal du premier transistor (92) ; -un premier élément semiconducteur (13) ; -un deuxième élément semiconducteur (19) décalé latéralement par rapport à la grille du premier transistor ; -des première et deuxième électrodes (18, 14) en contact avec le plan de masse (11) et avec le premier élément semi-conducteur (13); -un caisson semi-conducteur (12) à l'aplomb du premier plan de masse et des premier et deuxième éléments semi-conducteurs; -une première tranchée d'isolation (65) isolant le premier transistor (1); -des deuxième et troisième tranchées d'isolation (62,63) isolant le premier transistor (1) et s'étendant jusqu'à une profondeur strictement inférieure à l'interface entre le plan de masse et le caisson.
-
公开(公告)号：FR3091787A1
公开(公告)日：2020-07-17
申请号：FR1900323
申请日：2019-01-14
Inventor： GAY LAURENT , LALANNE FREDERIC , HENRION YANN , GUYADER FRANÇOIS , FONTENEAU PASCAL , SEIGNARD AURÉLIEN
IPC: H01L31/18 , H01L27/146
Abstract: Capteur d'images à éclairement par la face arrière La présente description concerne un procédé de fabrication d'un capteur d'images, comportant les étapes successives suivantes : a) réaliser une structure comportant une couche semiconductrice (101) et un mur d'isolation capacitif (105) s'étendant verticalement de la face avant à la face arrière de la couche semiconductrice et comprenant des première (105a) et deuxième (105b) parois isolantes séparées par une région (105c) en un matériau conducteur ou semiconducteur ; b) graver, depuis la face arrière, une partie de l'épaisseur de la couche semiconductrice (101) et de ladite région (105c) de façon sélective par rapport aux parois isolantes (105a, 105b) ; c) déposer une couche diélectrique de passivation (107) sur la face arrière de la structure ; et d) retirer localement la couche de passivation (107) en vis-à-vis des parois isolantes (105a, 105b). Figure pour l'abrégé : Fig. 10
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.052 seconds)
