-
公开(公告)号：FR3069121A1
公开(公告)日：2019-01-18
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
公开(公告)号：FR2964749A1
公开(公告)日：2012-03-16
申请号：FR1057334
申请日：2010-09-14
Inventor： CHEVALLIER REMY , HUARD VINCENT , KAPOOR NEERAJ , FEDIERSPIEL XAVIER
IPC: G01R31/28
Abstract: Procédé et dispositif de détection d'un risque d'apparition dans un circuit intégré situé sur une puce semi-conductrice, d'un défaut résultant d'un phénomène d'électromigration, le procédé comprenant une réalisation d'au moins une structure de test résistive (3), distincte du circuit intégré, embarqué sur ladite puce et située sur au moins un niveau de métallisation du circuit intégré, et une détection dudit risque d'apparition dudit défaut effectuée au moins lors du fonctionnement du circuit intégré, et comportant une détection d'un déséquilibre de tension entre deux points de la structure de test résistive (3) électriquement alimentée.
-
公开(公告)号：FR3058564B1
公开(公告)日：2019-05-31
申请号：FR1660745
申请日：2016-11-07
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： CACHO FLORIAN , HUARD VINCENT
Abstract: L'invention concerne un circuit intégré comprenant : une pluralité de domaines de circuit (102, 104, 106, 108), chaque domaine de circuit comprenant : une pluralité de transistors positionnés sur des caissons de type P et de type N (P, N), les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; un circuit de surveillance (116) adapté à détecter quand le temps de réserve de au moins un des trajets de données du domaine de circuit chute sous un niveau de seuil à générer un signal de sortie basé sur ladite détection sur une ligne sortie ; et un circuit de polarisation (110) adapté à modifier une tension de polarisation d'un caisson de type N et/ou de type P du domaine de circuit.
-
公开(公告)号：FR3013474A1
公开(公告)日：2015-05-22
申请号：FR1361179
申请日：2013-11-15
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： IGHILAHRIZ SALIM , CACHO FLORIAN , HUARD VINCENT
IPC: G06F17/50 , H01L21/8222 , H01L29/737
Abstract: L'invention concerne un procédé de simulation de circuit comprenant : simuler, par un dispositif de traitement, le comportement d'un transistor bipolaire à hétérojonction (HBT) sur la base d'au moins une première tension base-émetteur (VBE) du transistor pour déterminer une première densité de courant de base ou de collecteur (JB, JC) du dispositif HBT ; et déterminer si l'application de la première tension base-émetteur au dispositif HBT va provoquer une dégradation du courant de base en réalisant une première comparaison de la première densité de courant à une première limite de densité de courant.
-
公开(公告)号：FR2970106B1
公开(公告)日：2013-03-15
申请号：FR1005155
申请日：2010-12-29
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： GALY PHILIPPE , GAMET STEPHANE , JIMENEZ JEAN , HUARD VINCENT , DAMIENS JOEL
IPC: G11C17/14 , H01L29/772
-
Patent Agency Ranking
公开(公告)号：FR3058564A1
公开(公告)日：2018-05-11
申请号：FR1660745
申请日：2016-11-07
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： CACHO FLORIAN , HUARD VINCENT
Abstract: L'invention concerne un circuit intégré comprenant : une pluralité de domaines de circuit (102, 104, 106, 108), chaque domaine de circuit comprenant : une pluralité de transistors positionnés sur des caissons de type P et de type N (P, N), les transistors définissant un ou plusieurs trajets de données du domaine de circuit ; un circuit de surveillance (116) adapté à détecter quand le temps de réserve de au moins un des trajets de données du domaine de circuit chute sous un niveau de seuil à générer un signal de sortie basé sur ladite détection sur une ligne sortie ; et un circuit de polarisation (110) adapté à modifier une tension de polarisation d'un caisson de type N et/ou de type P du domaine de circuit.
-
公开(公告)号：FR3069121B1
公开(公告)日：2020-01-24
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
公开(公告)号：FR3054885B1
公开(公告)日：2018-09-07
申请号：FR1657535
申请日：2016-08-03
Applicant: ST MICROELECTRONICS CROLLES 2 SAS , ST MICROELECTRONICS SA
Inventor： HUARD VINCENT , PARTHASARATHY CHITTOOR
-
公开(公告)号：FR2970106A1
公开(公告)日：2012-07-06
申请号：FR1005155
申请日：2010-12-29
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： GALY PHILIPPE , GAMET STEPHANE , JIMENEZ JEAN , HUARD VINCENT , DAMIENS JOEL
IPC: G11C17/14 , H01L29/772
Abstract: L'invention concerne une cellule mémoire OTP (30) comportant un point mémoire (T ) comprenant un transistor à effet de champ (1). Le dispositif (1) comporte une électrode de source (2) et une électrode de drain (3) dopées par une première impureté dopante et séparées par un canal (4). L'électrode de source (2) est réalisée de manière à ce qu'elle soit plus dopée que l'électrode de drain (3) et que le gradient de concentration en première impureté dopante depuis le canal (4) vers l'électrode de drain (3) est supérieur au gradient de concentration en première impureté dopante depuis le canal (4) vers l'électrode de source (2).
-
公开(公告)号：FR2890239A1
公开(公告)日：2007-03-02
申请号：FR0552638
申请日：2005-08-31
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： DENAIS MICKAEL , HUARD VINCENT , PARTHASARATHY CHITTOOR
Abstract: L'invention concerne un circuit intégré comprenant au moins un transistor de type MOS, comprenant en outre un système de détection des variations des grandeurs électriques dudit au moins un transistor, et un dispositif de polarisation modifiant la tension de polarisation du substrat dudit au moins un transistor en fonction des variations mesurées par le système de détection.
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.028 seconds)
