公开(公告)号：CN1274177C

公开(公告)日：2006-09-06

申请号：CN200310114829.6

申请日：2003-11-07

Applicant: TDK株式会社

Inventor： 铃木义弘 ,  味冈厚 ,  胜俣正史

IPC: H04Q7/32 ,  H04M11/00 ,  H04B1/44 ,  H04B1/04

CPC classification number: H04B1/48 ,  H04B1/0475

Abstract: 一种小型的前端模块被提供，该前端模块用在诸如移动电话的无线通信设备中，并且它可以将谐波抑制到充分低的电平。该前端模块具有至少一个用于在发射系统和接收系统之间切换一个天线的开关电路、用于将发射信号的功率放大的功率放大器和插入到该开关电路和功率放大器之间的低通滤波器。这些组件被集成。第一种谐波从该开关电路朝该功率放大器产生并被该低通滤波器反射。第二种谐波从该功率放大器朝天线产生。第三种谐波从该开关电路朝该天线产生。第三种谐波被反射的第一种谐波以及第二种谐波抵消。

公开(公告)号：CN1638101A

公开(公告)日：2005-07-13

申请号：CN200410097092.6

申请日：2004-12-24

Applicant: TDK株式会社

Inventor： 阿部敏之 ,  铃木义弘 ,  胜俣正史

IPC: H01L23/00 ,  H01L23/12 ,  H05K1/00 ,  H05K3/46 ,  H03F3/00

CPC classification number: H05K1/0265 ,  H01L2924/1423 ,  H03F3/195 ,  H03F2200/294 ,  H05K1/165 ,  H05K3/243 ,  H05K3/4644 ,  H05K2201/0352 ,  H05K2201/09736 ,  H05K2201/09881 ,  H05K2203/0542

Abstract: 本发明的包含电感元件的电路板包括多个导电层，和一位于一个或多个导电层中的具有电感功能的导体(电感导电段)，其中至少部分电感导体段的厚度制造成大于位于电路板中的其它导体的厚度。所述至少部分电感导体段贯通设置于导电层之间的绝缘层，或者嵌入绝缘层中，其中该部分电感导电段厚度是绝缘层厚度的1/2或者更多。本发明的功率放大模块包括所述多层电路板，一制造在多层电路板中的半导体放大器，和一与该半导体放大器的输出端相耦连的阻抗匹配电路。该阻抗匹配电路的一部分由电感导体段形成。

公开(公告)号：CN107424981B

公开(公告)日：2022-03-29

申请号：CN201710236573.8

申请日：2017-04-12

Applicant: TDK株式会社

Inventor： 铃木义弘 ,  横泽友英 ,  冈崎道隆 ,  青木琢朗 ,  胜俣正史

IPC: H01L23/552 ,  H01L23/498 ,  H01L21/48

Abstract: 本发明的目的在于提供一种容易而且切实地将被形成于铸模树脂的上表面的金属屏蔽连接于电源图形的电子电路模块，具备：基板(20)，具有电源图形(24)；电子部件(32)，被搭载于基板(20)的表面(21)；铸模树脂(40)，以埋入电子部件(32)的形式覆盖基板(20)的表面(21)；金属屏蔽(50)，覆盖铸模树脂(40)；贯通导体(60)，贯通铸模树脂(40)而设置并连接金属屏蔽(50)和电源图形(24)。根据本发明，因为金属屏蔽(50)和电源图形(24)通过贯通铸模树脂(40)的贯通导体(60)被连接，所以没有必要将连接用金属导体形成于电子电路模块的侧面，并且制造变得容易。而且，因为金属屏蔽(50)切实地被贯通导体(60)连接于电源图形(24)，所以对于连接可靠性来说也有大幅度提高。

公开(公告)号：CN101896036A

公开(公告)日：2010-11-24

申请号：CN201010250296.4

申请日：2005-09-16

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  阿部寿之 ,  胜俣正史

IPC: H05K1/02 ,  H05K3/46 ,  H05K3/42

CPC classification number: H05K1/0265 ,  C25D5/022 ,  H05K3/0032 ,  H05K3/06 ,  H05K3/064 ,  H05K3/107 ,  H05K3/108 ,  H05K3/20 ,  H05K3/243 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/0376 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09736 ,  H05K2203/0384 ,  H05K2203/0542 ,  H05K2203/1476 ,  Y10T428/24917

Abstract: 多层基板及其制造方法。该多层基板的设计自由度高，适合高密度安装且具有高性能。多层基板包括层叠的多个绝缘层；和在多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。通过消去法对厚度一定的导电层进行构图而形成第1配线图形。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，形成第2配线图形。第1配线图形优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形优选用作为扼流圈用L图形。

公开(公告)号：CN100561734C

公开(公告)日：2009-11-18

申请号：CN200610153866.1

申请日：2006-09-14

Applicant: TDK株式会社

Inventor： 胜俣正史 ,  川畑贤一 ,  远藤敏一

IPC: H01L25/00 ,  H01L25/065 ,  H01L25/18 ,  H01L23/488

CPC classification number: H01L25/18 ,  H01L23/5386 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0655 ,  H01L2224/24137 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0298 ,  H05K1/0373 ,  H05K1/185 ,  H05K3/4688 ,  H05K2201/0715 ,  H05K2201/086 ,  H05K2201/09236 ,  H05K2201/09245 ,  H05K2201/09618 ,  H05K2201/10015 ,  H05K2201/10022 ,  H05K2201/1003 ,  H05K2201/10674

Abstract: 本发明提供一种半导体IC内设模块，该半导体IC内设模块通过以最短距离对连接半导体IC间的总线进行布线，从而实现小型薄型化以及噪音的进一步降低。所述半导体IC内设模块(100)具有：多层基板(101)，其具有第1和第2绝缘层(101a、101b)；以及嵌入在多层基板(101)内的控制器IC(102)和存储器IC(103)，在多层基板(101)的内层设有布线层(104)。布线层(104)的一部分构成总线(104X)，通过总线(104X)对控制器IC(102)和存储器IC(103)之间进行连接。控制器IC(102)和存储器IC(103)嵌入在第2绝缘层(101b)内。第1和第2绝缘层(101a、101b)的表面层分别设有第1和第2接地层(105a、105b)。

公开(公告)号：CN1933150A

公开(公告)日：2007-03-21

申请号：CN200610153866.1

申请日：2006-09-14

Applicant: TDK株式会社

Inventor： 胜俣正史 ,  川畑贤一 ,  远藤敏一

IPC: H01L25/00 ,  H01L25/065 ,  H01L25/18 ,  H01L23/488

CPC classification number: H01L25/18 ,  H01L23/5386 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/0655 ,  H01L2224/24137 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/0231 ,  H05K1/0233 ,  H05K1/0298 ,  H05K1/0373 ,  H05K1/185 ,  H05K3/4688 ,  H05K2201/0715 ,  H05K2201/086 ,  H05K2201/09236 ,  H05K2201/09245 ,  H05K2201/09618 ,  H05K2201/10015 ,  H05K2201/10022 ,  H05K2201/1003 ,  H05K2201/10674

Abstract: 本发明提供一种半导体IC内设模块，该半导体IC内设模块通过以最短距离对连接半导体IC间的总线进行布线，从而实现小型薄型化以及噪音的进一步降低。所述半导体IC内设模块(100)具有：多层基板(101)，其具有第1和第2绝缘层(101a、101b)；以及嵌入在多层基板(101)内的控制器IC(102)和存储器IC(103)，在多层基板(101)的内层设有布线层(104)。布线层(104)的一部分构成总线(104X)，通过总线(104X)对控制器IC(102)和存储器IC(103)之间进行连接。控制器IC(102)和存储器IC(103)嵌入在第2绝缘层(101b)内。第1和第2绝缘层(101a、101b)的表面层分别设有第1和第2接地层(105a、105b)。

公开(公告)号：CN107424981A

公开(公告)日：2017-12-01

申请号：CN201710236573.8

申请日：2017-04-12

Applicant: TDK株式会社

Inventor： 铃木义弘 ,  横泽友英 ,  冈崎道隆 ,  青木琢朗 ,  胜俣正史

IPC: H01L23/552 ,  H01L23/498 ,  H01L21/48

CPC classification number: H05K1/0216 ,  H01L23/552 ,  H01L2224/97 ,  H05K1/0298 ,  H05K1/115 ,  H05K1/181 ,  H05K1/182 ,  H05K1/185 ,  H05K3/284 ,  H05K3/30 ,  H05K3/4038 ,  H05K2201/0715 ,  H05K2201/10371 ,  H01L21/4853 ,  H01L23/49811 ,  H01L23/49838

Abstract: 本发明的目的在于提供一种容易而且切实地将被形成于铸模树脂的上表面的金属屏蔽连接于电源图形的电子电路模块，具备：基板(20)，具有电源图形(24)；电子部件(32)，被搭载于基板(20)的表面(21)；铸模树脂(40)，以埋入电子部件(32)的形式覆盖基板(20)的表面(21)；金属屏蔽(50)，覆盖铸模树脂(40)；贯通导体(60)，贯通铸模树脂(40)而设置并连接金属屏蔽(50)和电源图形(24)。根据本发明，因为金属屏蔽(50)和电源图形(24)通过贯通铸模树脂(40)的贯通导体(60)被连接，所以没有必要将连接用金属导体形成于电子电路模块的侧面，并且制造变得容易。而且，因为金属屏蔽(50)切实地被贯通导体(60)连接于电源图形(24)，所以对于连接可靠性来说也有大幅度提高。

公开(公告)号：CN1767719A

公开(公告)日：2006-05-03

申请号：CN200510103151.0

申请日：2005-09-16

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  阿部寿之 ,  胜俣正史

IPC: H05K1/00 ,  H05K3/00 ,  H05K3/46

Abstract: 多层基板及其制造方法。本发明提供了一种设计自由度高、适合高密度安装的高性能的多层基板及其制造方法。本发明的多层基板包括层叠的多个绝缘层和在各绝缘层之间形成的配线图形，上述配线图形包括具有预定厚度的第1配线图形(40)和厚度大于上述第1配线图形的第2配线图形(41)，它们共存于同一层内。通过消去法，对厚度一定的导电层(32)进行构图而形成第1配线图形(40)。在形成通孔的同一工序中，通过开孔加工，形成图形形成用槽，然后用导电性材料同时填充通孔和图形形成用槽的内部，由此形成第2配线图形(41)。第1配线图形可优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形可优选用作为扼流圈用L图形。

公开(公告)号：CN1297282A

公开(公告)日：2001-05-30

申请号：CN00132953.7

申请日：2000-11-16

Applicant: TDK株式会社

Inventor： 约翰-卡尔·马宏 ,  永井健太 ,  胜俣正史

IPC: H03B5/12 ,  H03L7/00

CPC classification number: H03B5/1231 ,  H03B5/1203 ,  H03B5/1243 ,  H03B5/1271

Abstract: 一种压控振荡器具有谐振电路部分和振荡电路部分。谐振电路部分具有多个有它们的谐振频率的谐振电路,并借助施加至第一控制端的频率控制电压控制它们各自的频带中的多个谐振频率。振荡电路部分具有一个晶体管,其基极与耦合有多个谐振电路的输出端相连。通过借助施加到第二控制端的频带选择电压改变晶体管的发射极与集电极之间的电容,在多个谐振频率的每一个频率下都满足优化振荡条件。

公开(公告)号：CN108962843A

公开(公告)日：2018-12-07

申请号：CN201810479432.3

申请日：2018-05-18

Applicant: TDK株式会社

Inventor： 露谷和俊 ,  胜俣正史

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/5384 ,  H01L24/03 ,  H01L24/06 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82005 ,  H01L2224/9222 ,  H01L2224/96 ,  H01L23/3114 ,  H01L21/56

Abstract: 本发明提供能够在半导体IC的背面部分配置配线，并且在芯片粘接材料与绝缘层之间不产生空隙的半导体IC内置基板，其包括：被埋入绝缘层(11)、上表面(21a)与绝缘层(11)的上表面(11a)构成同一平面的配线层(21)；经由芯片粘接薄膜(41)配置于配线层(21)的上表面(21a)的半导体IC(40)；和以将半导体IC(40)埋入的方式层叠于配线层(21)的上表面(21a)的绝缘层(12)，芯片粘接薄膜(41)的背面(41a)与绝缘层(11)的上表面(11a)以及配线层(21)的上表面(21a)双方相接，这样，配线层(21)与绝缘层(11)构成同一平面，因此在芯片粘接薄膜(41)与绝缘层(11)之间不产生空隙，而且能够有效利用位于半导体IC(40)的背面部分的配线层(21)。