公开(公告)号：CN105074886B

公开(公告)日：2020-11-03

申请号：CN201480007910.0

申请日：2014-01-17

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木岛正贵

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/768 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅衬底(10)，其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20)，具有被设置为与栅绝缘膜(20)相接触的栅电极(30)，且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45)，通过针对层间绝缘膜(40)执行第一各向同性蚀刻，具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45)，通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此，可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。

公开(公告)号：CN106796886B

公开(公告)日：2020-05-01

申请号：CN201580046055.9

申请日：2015-07-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透 ,  堀井拓 ,  内田光亮

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

公开(公告)号：CN104995739B

公开(公告)日：2017-10-03

申请号：CN201480008928.2

申请日：2014-02-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  堀井拓 ,  木岛正贵

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L29/4941 ,  H01L21/0485 ,  H01L21/28 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/417 ,  H01L29/45 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(101)，包括碳化硅衬底(10)、主电极(52)、第一阻挡层(70a)以及互连层(60)。主电极(52)直接设置在碳化硅衬底(10)上。第一阻挡层(70a)设置在主电极(52)上且由不包含铝的导电材料制成。互连层(60)设置在第一阻挡层(70a)上，通过第一阻挡层(70a)与主电极(52)隔开，且由包含铝的材料制成。

公开(公告)号：CN104126218B

公开(公告)日：2016-11-09

申请号：CN201380010425.4

申请日：2013-02-05

Applicant: 住友电气工业株式会社

Inventor： 堀井拓

IPC: H01L21/02 ,  H01L21/306

CPC classification number: H01L21/02529 ,  H01L21/2007 ,  H01L21/6835 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2221/68381

Abstract: 准备由碳化硅制成的单晶衬底(11)以及比单晶衬底(11)中的每一个大的第一支撑衬底(31)。单晶衬底(11)接合在第一支撑衬底(31)上。使已经接合至第一支撑衬底(31)的单晶衬底(11)经历加工。移除第一支撑衬底(31)。单晶衬底(11)被热处理。单晶衬底(11)接合至比单晶衬底(11)大的第二支撑衬底(32)上。使接合至第二支撑衬底(32)的单晶衬底(11)经历加工。

公开(公告)号：CN105580112A

公开(公告)日：2016-05-11

申请号：CN201480053019.0

申请日：2014-08-05

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  石田智章

IPC: H01L21/265 ,  H01L21/20 ,  H01L21/22 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/046 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/045 ,  H01L21/0455 ,  H01L21/0465 ,  H01L21/049 ,  H01L21/22 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/739 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/872

Abstract: 一种制造碳化硅半导体器件的方法，包括：步骤(S1)，制备碳化硅衬底(100)，所述碳化硅衬底(100)具有第一主表面(P1)和位于第一主表面(P1)的相反侧的第二主表面(P2)；步骤(S2)，通过利用杂质掺杂第一主表面(P1)在碳化硅衬底(100)中形成掺杂区域；步骤(S3)，在第一主表面(P1)处的掺杂区域上形成第一保护膜(10)；和步骤(S5)，在已经形成的第一保护膜(10)的情况下通过退火激活在掺杂区域中包含的杂质，形成第一保护膜(10)的步骤(S3)包括在第一主表面(P1)上布置如下材料的步骤，所述材料将会形成第一保护膜(10)且其中金属元素的浓度小于或等于5μg/kg。

公开(公告)号：CN105453220A

公开(公告)日：2016-03-30

申请号：CN201480043442.2

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/02002 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/046 ,  H01L21/047 ,  H01L21/0475 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/31111 ,  H01L29/0619 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底，包括：具有外径不小于100mm的主表面且由单晶碳化硅制成的基础衬底(1)；以及形成在主表面(1A)上的外延层(2)。碳化硅半导体衬底(10)当衬底温度为室温时具有不小于-100μm且不大于100μm的翘曲量，并且在衬底温度为400℃时具有不小于-1.5mm且不大于1.5mm的翘曲量。

公开(公告)号：CN102422397A

公开(公告)日：2012-04-18

申请号：CN200980159180.5

申请日：2009-12-25

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  木山诚 ,  堀井拓

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/60 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L21/20 ,  H01L21/28575 ,  H01L21/28581 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/452 ,  H01L29/475 ,  H01L29/4958 ,  H01L29/7813 ,  H01L29/872 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05026 ,  H01L2224/05558 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/48724 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/2076

Abstract: 一种半导体器件，提供有：包括GaN的半导体层(1)以及电极。该电极包括：电极主体(6)；连接用电极(8)，其在从半导体层(1)观看时形成在比电极主体(6)更远的位置处并且包括Al；以及阻挡层(7)，其形成在电极主体(6)和连接用电极(8)之间，并且包括选自由W、TiW、WN、TiN、Ta和TaN组成的组中的至少一种材料。阻挡层(7)的表面粗糙度RMS为3.0nm或更小。

公开(公告)号：CN102119443A

公开(公告)日：2011-07-06

申请号：CN200980131020.X

申请日：2009-07-23

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  宫崎富仁 ,  木山诚

IPC: H01L29/47 ,  H01L21/28 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0611 ,  H01L29/08 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/475 ,  H01L29/66143

Abstract: 一种制造肖特基势垒二极管(11)的方法包括以下步骤。首先，准备GaN衬底(2)。在GaN衬底(2)上形成GaN层(3)。形成肖特基电极(4)，该电极包括由Ni或Ni合金制成的且与GaN层(3)接触的第一层。形成肖特基电极(4)的步骤包括形成金属层以用作肖特基电极(4)的步骤以及热处理金属层的步骤。与肖特基电极(4)接触的GaN层(3)的区域具有1×108cm-2或更小的位错密度。

公开(公告)号：CN101569014A

公开(公告)日：2009-10-28

申请号：CN200880001214.3

申请日：2008-08-22

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  宫崎富仁 ,  木山诚

IPC: H01L29/47 ,  H01L29/41 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/66212

Abstract: 一种肖特基势垒二极管(1)，包括：GaN自支撑衬底(2)，其具有表面(2a)；GaN外延层(3)，其形成在表面(2a)上；以及绝缘层(4)，其形成在GaN外延层(3)的表面(3a)上，并且在其上形成开口。肖特基势垒二极管(1)还提供有电极(5)。电极(5)由肖特基电极和场板电极构成，所述肖特基电极被形成在开口内，以使其与GaN外延层(3)接触，所述场板电极连接到肖特基电极并且被形成为与绝缘层(4)重叠。GaN自支撑衬底(2)的位错密度是1×108cm－2或更少。

公开(公告)号：CN107833829B

公开(公告)日：2022-02-18

申请号：CN201711098415.7

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明提供一种碳化硅半导体衬底，包括：基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于125mm的外径；以及外延层，所述外延层形成在所述主表面上；当衬底温度为室温时，所述碳化硅半导体衬底具有不小于‑100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于‑1.5mm且不大于1.5mm的翘曲量。