公开(公告)号：CN110634857A

公开(公告)日：2019-12-31

申请号：CN201910331450.1

申请日：2019-04-23

Applicant: 三星电子株式会社

Inventor： 李大成 ,  金雅凛 ,  金珉修 ,  刘钟奎

IPC: H01L27/02 ,  G06F17/50

Abstract: 提供了包括多倍高度标准单元的集成电路及其设计方法。根据实施例，集成电路包括半导体衬底、第一至第三电力轨、第一至第三选择栅极线和行连接配线。半导体衬底上的第一至第三电力轨在第一方向上延伸并且在垂直于第一方向的第二方向上顺序地布置。半导体衬底上的第一至第三选择栅极线在第一电力轨和第二电力轨之间的第一区域以及第二电力轨和第三电力轨之间的第二区域上方沿第二方向延伸，并且在第一方向上顺序地布置。半导体衬底上的行连接配线在第一方向上延伸，以连接第一选择栅极线和第三选择栅极线。

公开(公告)号：CN106252328A

公开(公告)日：2016-12-21

申请号：CN201610341499.1

申请日：2016-05-20

Applicant: 三星电子株式会社

Inventor： 金珉修

IPC: H01L23/528

CPC classification number: H01L23/5286 ,  H01L27/0924 ,  H01L27/11807 ,  H01L29/0847 ,  H01L29/7848 ,  H01L29/785 ,  H01L2027/11881 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L23/528

Abstract: 提供了一种半导体装置，所述半导体装置包括第一电轨、第二电轨、至少一个标准单元和至少一个电桥。第一电轨在基底上方沿第一方向延伸。第二电轨在基底上方沿第一方向延伸，第二电轨在与第一方向交叉的第二方向上与第一电轨隔开。至少一个标准单元从第一电轨和第二电轨接收第一电压。至少一个电桥在第二方向上连接第一电轨和第二电轨。第一电轨和第二电轨形成在第一金属层中，至少一个电桥形成在位于第一金属层下方的底金属层中。

公开(公告)号：CN104579298A

公开(公告)日：2015-04-29

申请号：CN201410548796.4

申请日：2014-10-16

Applicant: 三星电子株式会社

Inventor： 拉赫·辛哈 ,  金珉修 ,  金正熙

IPC: H03K19/003

Abstract: 提供了一种触发器和半导体电路。示例实施例公开了一种触发器，该触发器包括：第一反相器，被构造为对第一数据进行反相；第一晶体管和第二晶体管，彼此串联连接且被构造为分别接收反相的第一数据和第一时钟；第一门，被构造为对第一数据和第一时钟执行逻辑运算；第三晶体管，被构造为接收所述逻辑运算的输出。第二晶体管和第三晶体管连接到第一节点。

公开(公告)号：CN104348449A

公开(公告)日：2015-02-11

申请号：CN201410363202.2

申请日：2014-07-28

Applicant: 三星电子株式会社

Inventor： C.韦尔斯 ,  M.伯津斯 ,  金珉修

IPC: H03K5/13

CPC classification number: H03K5/04 ,  G11C29/12015

Abstract: 示例性实施例会公开一种插入零延迟的旁路多路复用器的触发器电路，其包括：主电路，其被配置为接收数据输入、输入时钟信号以及旁路信号，并且向第一节点输出中间信号；以及从电路，其被配置为接收在第一节点处的中间信号、输入时钟信号以及旁路信号，并且输出一输出时钟信号。旁路信号控制从电路基于旁路信号的逻辑电平输出经缓冲的输入时钟信号和拉伸时钟信号之一作为该输出时钟信号。

公开(公告)号：CN104038205A

公开(公告)日：2014-09-10

申请号：CN201410077529.3

申请日：2014-03-04

Applicant: 三星电子株式会社

Inventor： 拉赫·辛哈 ,  金珉修

IPC: H03K19/0185

CPC classification number: H03K3/356 ,  H03K3/037 ,  H03K3/356104

Abstract: 提供一种半导体电路。所述半导体电路包括：脉冲发生器，通过时钟信号的上升沿被使能，并产生根据反馈节点的电压而变化的读取脉冲；感测放大器，根据使用读取脉冲的输入信号的数据值来产生动态节点的电压和反馈节点的电压。

公开(公告)号：CN103308851A

公开(公告)日：2013-09-18

申请号：CN201310085112.7

申请日：2013-03-18

Applicant: 三星电子株式会社

Inventor： 金珉修

IPC: G01R31/3185

CPC classification number: H03K3/356139 ,  G01R31/318541

Abstract: 一种扫描触发器及其方法和具有该扫描触发器的装置，其中，所述扫描触发器执行锁存数据输入的正常操作和锁存扫描输入的扫描操作，所述触发器包括第一电路、第二电路和锁存器。第一电路基于时钟信号、数据输入和扫描输入之一以及锁存器输入节点的数据来确定中间节点的电压。在正常操作期间，第二电路基于时钟信号、中间节点的电压和数据输入来确定数据，在扫描操作期间，第二电路基于时钟信号和中间节点的电压来确定数据。锁存器基于时钟信号锁存数据。

公开(公告)号：CN111477622B

公开(公告)日：2024-09-10

申请号：CN201911051696.X

申请日：2019-10-30

Applicant: 三星电子株式会社

Inventor： 金珉修

IPC: H01L27/02 ,  H03K5/15

Abstract: 提供了集成电路和设计集成电路的方法。集成电路包括半导体基板、第一至第三电源轨以及第一至第四时钟栅极线。第一电源轨至第三电源轨形成在半导体基板上方，并且在第一方向上延伸并且在垂直于第一方向的第二方向上按顺序布置。第一至第四时钟栅极线形成在半导体基板上方，并且在第二方向上延伸以穿过第一电源轨和第二电源轨之间的第一区域以及第二电源轨和第三电源轨之间的第二区域。第一时钟栅极线和第二时钟栅极线布置成在第一方向上彼此相邻，并且第三时钟栅极线和第四时钟栅极线布置成在第一方向上彼此相邻。

公开(公告)号：CN110389721B

公开(公告)日：2024-07-26

申请号：CN201910166951.9

申请日：2019-03-06

Applicant: 三星电子株式会社

Inventor： 金珉修 ,  姜志锡 ,  金敏秀 ,  金昞直 ,  申院济 ,  李东勋 ,  李妍和 ,  李浩荣 ,  张有镇 ,  崔仁寿

IPC: G06F3/06

Abstract: 公开了半导体存储器模块和包括其的存储器系统。所述半导体存储器模块可包括随机存取存储器、非易失性存储器、缓冲存储器以及控制器，其中，控制器被配置为：响应于控制信号的激活，对缓冲存储器执行读取操作。控制器还可被配置为：根据读取操作的结果，执行将存储在随机存取存储器中的第一数据存储在非易失性存储器中的刷入操作。

公开(公告)号：CN109462394B

公开(公告)日：2023-10-20

申请号：CN201810814451.7

申请日：2018-07-23

Applicant: 三星电子株式会社

Inventor： 黄铉澈 ,  刘钟奎 ,  金珉修

IPC: H03K19/01 ,  H03K19/20

Abstract: 本发明提供了一种时序电路，所述时序电路包括第一门电路、第二门电路和输出电路。所述第一电路基于输入信号、输入时钟信号和第二信号生成第一信号。所述第二电路通过对所述第一信号和与所述输入时钟信号反相的反相时钟信号执行NOR运算来生成内部时钟信号，并且基于所述内部时钟信号和所述输入信号生成所述第二信号。所述输出电路基于所述第二信号生成输出信号。可以通过经由所述第一电路与所述第二电路之间的相互控制来增加负建立时间，从而提高所述时序电路和包括所述时序电路的集成电路的运行速度，所述负建立时间反映在所述输入时钟信号转变之后的所述输入信号的转变。

公开(公告)号：CN108092647B

公开(公告)日：2023-05-26

申请号：CN201711176832.9

申请日：2017-11-22

Applicant: 三星电子株式会社

Inventor： 黄铉澈 ,  金珉修 ,  李大成

IPC: H03K3/012 ,  H03K3/021 ,  H03K19/003

Abstract: 一种触发器包括：第一节点充电电路，被配置成以通过将输入数据反相产生的反相输入数据对第一节点进行充电；第二节点充电电路，被配置成以输入数据对第二节点进行充电；以及第一NMOS晶体管至第八NMOS晶体管。所述触发器被配置成在时钟信号的上升沿锁存所述输入数据，并输出经锁存的输入数据作为输出数据。所述触发器包括被配置成以通过将所述经锁存的输入数据反相产生的反相输入数据对第六节点进行充电。