-
公开(公告)号:CN101232050A
公开(公告)日:2008-07-30
申请号:CN200710062978.0
申请日:2007-01-24
Applicant: 中国科学院半导体研究所
IPC: H01L31/042 , H01L31/068 , H01L31/18
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 一种单结铟镓氮太阳能电池结构,其特征在于,其中包括:一衬底;一低温氮化镓成核层,该低温氮化镓成核层制作在衬底的上面,该成核层可增加衬底表面的成核密度;一非有意掺杂氮化镓缓冲层,该非有意掺杂氮化镓缓冲层制作在低温氮化镓成核层的上面,该缓冲层可减少外延层的缺陷密度,提高晶体质量;一n型掺杂InxGa1-xN层,该n型掺杂InxGa1-xN层制作在非有意掺杂高阻氮化镓缓冲层的上面,该n型掺杂层是InxGa1-xN p-n结的一部分;一p型掺杂InxGal-xN层,该p型掺杂InxGa1-xN层制作在n型掺杂InxGa1-xN层的上面,该p型掺杂层是InxGa1-xN p-n结的一部分。
-
公开(公告)号:CN100383980C
公开(公告)日:2008-04-23
申请号:CN200410101891.6
申请日:2004-12-30
Applicant: 中国科学院半导体研究所
IPC: H01L29/812 , H01L21/338
Abstract: 一种改善氮化镓基高电子迁移率晶体管栅极肖特基性能的结构,包括:一蓝宝石衬底或碳化硅衬底或硅衬底;一高阻氮化镓缓冲层,该高阻氮化镓缓冲层制作在衬底上;一薄层非故意掺杂铝镓氮插入层,该非故意掺杂铝镓氮插入层制作在高阻氮化镓缓冲层上;一高迁移率氮化镓沟道层,该高迁移率氮化镓沟道层制作在非故意掺杂铝镓氮插入层上;一非故意掺杂铝镓氮空间隔离层,该非故意掺杂铝镓氮空间隔离层制作在高迁移率氮化镓沟道层上;一n型掺杂铝镓氮载流子供给层,该n型掺杂铝镓氮载流子供给层制作在非故意掺杂铝镓氮空间隔离层上;一非故意掺杂铝镓氮盖帽层,该非故意掺杂铝镓氮盖帽层制作在n型掺杂铝镓氮载流子供给层上。
-
公开(公告)号:CN1797787A
公开(公告)日:2006-07-05
申请号:CN200410101891.6
申请日:2004-12-30
Applicant: 中国科学院半导体研究所
IPC: H01L29/812 , H01L21/338
Abstract: 一种改善氮化镓基高电子迁移率晶体管栅极肖特基性能的结构,包括:一蓝宝石衬底或碳化硅衬底或硅衬底;一高阻氮化镓缓冲层,该高阻氮化镓缓冲层制作在衬底上;一薄层非故意掺杂铝镓氮插入层,该非故意掺杂铝镓氮插入层制作在高阻氮化镓缓冲层上;一高迁移率氮化镓沟道层,该高迁移率氮化镓沟道层制作在非故意掺杂铝镓氮插入层上;一非故意掺杂铝镓氮空间隔离层,该非故意掺杂铝镓氮空间隔离层制作在高迁移率氮化镓沟道层上;一n型掺杂铝镓氮载流子供给层,该n型掺杂铝镓氮载流子供给层制作在非故意掺杂铝镓氮空间隔离层上;一非故意掺杂铝镓氮盖帽层,该非故意掺杂铝镓氮盖帽层制作在n型掺杂铝镓氮载流子供给层上。
-
公开(公告)号:CN108269866A
公开(公告)日:2018-07-10
申请号:CN201810091655.2
申请日:2018-01-30
Applicant: 中国科学院半导体研究所
IPC: H01L31/0304 , H01L31/075
Abstract: 本发明提供了一种混合极性InGaN太阳能电池结构,其包括:n型GaN层、i区光吸收层、p型GaN层、分别镀在n型GaN层和p型GaN层表面的金属电极;i区光吸收层位于n型GaN层的上面,p型GaN层位于i区光吸收层的上面;其中,n型GaN层、i区光吸收层的极性为Ga面极性、p型GaN层的极性为N面极性,太阳光由上表面入射到太阳能电池结构。本发明使得极化效应不会阻碍光生载流子的分离和输运,以得到高效的InGaN太阳能电池。
-
公开(公告)号:CN103123934B
公开(公告)日:2015-08-12
申请号:CN201310048977.6
申请日:2013-02-07
Applicant: 中国科学院半导体研究所
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 一种具势垒层的氮化镓基高电子迁移率晶体管结构,包括:一衬底;一成核层,该成核层制作在衬底上面;一非有意掺杂高阻层,该非有意掺杂高阻层制作在成核层上面;一非有意掺杂高迁移率沟道层,该非有意掺杂高迁移率沟道层制作在非有意掺杂高阻层上面;一非有意掺杂氮化铝空间层,该非有意掺杂氮化铝空间层制作在非有意掺杂高迁移率沟道层上面;一非有意掺杂势垒层,该非有意掺杂势垒层制作在非有意掺杂氮化铝空间层上面;一非有意掺杂氮化镓盖帽层,该非有意掺杂氮化镓盖帽层制作在非有意掺杂势垒层上面。本发明可以增加对沟道二维电子气的限制作用,提高所研制器件的输出功率,同时器件的栅电流得到降低。
-
公开(公告)号:CN102427084B
公开(公告)日:2013-08-07
申请号:CN201110401468.8
申请日:2011-12-06
Applicant: 中国科学院半导体研究所
IPC: H01L29/20 , H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种氮化镓基高电子迁移率晶体管结构,包括:一衬底;一低温氮化镓成核层,该低温氮化镓成核层制作在衬底上面;一非有意掺杂氮化镓高阻层,该非有意掺杂氮化镓高阻层制作在低温氮化镓成核层上面;一非有意掺杂高迁移率氮化镓层,该非有意掺杂高迁移率氮化镓层制作在非有意掺杂氮化镓高阻层上面;一氮化铝插入层,该氮化铝插入层制作在非有意掺杂高迁移率氮化镓层上面;一非有意掺杂铟铝氮势垒层,该非有意掺杂铟铝氮势垒层制作在氮化铝插入层上面;一非有意掺杂铝镓氮势垒层,该非有意掺杂铝镓氮势垒层制作在非有意掺杂铟铝氮势垒层上面。一非有意掺杂氮化镓盖帽层,该非有意掺杂氮化镓盖帽层制作在非有意掺杂铝镓氮势垒层上面。
-
公开(公告)号:CN101471244B
公开(公告)日:2011-12-21
申请号:CN200710304215.2
申请日:2007-12-26
Applicant: 中国科学院半导体研究所
IPC: H01L21/18 , H01L21/265 , H01L21/324 , H01L21/20 , H01F41/14 , H01F41/22
Abstract: 本发明公开了一种制备稀磁半导体薄膜的方法,该方法包括:选择一III族氮化物半导体薄膜材料;在该半导体薄膜材料表面采用双能态离子注入法注入稀土金属离子;将注入稀土金属离子后的样品送入快速退火炉在氮气氛中退火。利用本发明,获得了具有较好的磁学性能和半导体性能的稀磁半导体薄膜。
-
公开(公告)号:CN108269877A
公开(公告)日:2018-07-10
申请号:CN201810091653.3
申请日:2018-01-30
Applicant: 中国科学院半导体研究所
IPC: H01L31/075 , H01L31/0304
CPC classification number: Y02E10/50 , H01L31/075 , H01L31/03048
Abstract: 本发明提供了一种InGaN太阳能电池结构,其包括:p型GaN层、i区光吸收层、n型GaN层、分别镀在n型GaN层和p型GaN层表面的金属电极;i区光吸收层位于p型GaN层的上面,n型GaN层位于i区光吸收层的上面;其中,p型GaN层、i区光吸收层、n型GaN层的极性为Ga面极性,太阳光由上表面入射到太阳能电池结构。本发明的特点是外延层为Ga面极性,采用n区在上,p区在下的结构,使得光吸收层中的总极化电场与内建电场方向相同,从而使极化效应不会阻碍光生载流子的分离和输运,以得到高效的InGaN太阳能电池。
-
公开(公告)号:CN102931230B
公开(公告)日:2015-11-18
申请号:CN201210467084.0
申请日:2012-11-19
Applicant: 中国科学院半导体研究所
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 一种铝镓氮做高阻层的双异质结氮化镓基HEMT,包括:一衬底;一成核层制作在衬底上面,其厚度为0.01-0.50μm;一非有意掺杂高阻层制作在成核层上面;一非有意掺杂高迁移率层制作在非有意掺杂高阻层上面;一氮化铝插入层制作在非有意掺杂高迁移率层上面,其厚度为0.7-5nm;一非有意掺杂势垒层制作在氮化铝插入层上面;一非有意掺杂氮化镓或铝镓氮盖帽层制作在非有意掺杂势垒层上面,其厚度为1-5nm。本发明可以显著提高沟道电子迁移率和对二维电子气的限制能力,遏制缓冲层的漏电,同时降低势垒层的晶格应变,减少缺陷密度,提高器件工作的稳定性和可靠性。
-
公开(公告)号:CN104505402A
公开(公告)日:2015-04-08
申请号:CN201510004119.0
申请日:2015-01-06
Applicant: 北京华进创威电子有限公司 , 中国科学院半导体研究所
IPC: H01L29/778 , H01L29/10 , H01L29/06 , H01L29/20
CPC classification number: H01L29/778 , H01L29/06 , H01L29/1025 , H01L29/2003 , H01L29/66431
Abstract: 本发明公开了一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构结构,包括:一衬底;一成核层,该成核层制作在所述衬底上,该成核层的厚度为0.01-0.60 μm;一缓冲层,该缓冲层制作在所述成核层上面;一氮化铟沟道层,该氮化铟沟道层制作在所述缓冲层上面,厚度为0.6-5 nm;一氮化铝插入层,该氮化铝插入层制作在所述氮化铟沟道层上面,厚度为0.7-5 nm;一势垒层,该势垒层制作在所述氮化铝插入层上面;一氮化镓帽层,该氮化镓帽层制作在所述势垒层上面,厚度为1-5 nm。通过引入氮化铟沟道层,形成限制沟道电子的背势垒,提高对二维电子气限制能力,提高栅调控能力,降低缓冲层漏电,抑制器件的短沟道效应。
-
-
-
-
-
-
-
-
-