-
公开(公告)号:CN102163627A
公开(公告)日:2011-08-24
申请号:CN201110045710.2
申请日:2011-02-23
IPC: H01L29/872 , H01L29/16 , H01L21/329 , H01L21/02
CPC classification number: H01L29/47 , H01L21/0495 , H01L29/0619 , H01L29/063 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/872
Abstract: 一种具有肖特基势垒二极管的碳化硅半导体装置,其包括:基板(1),其由碳化硅制成且具有第一导电类型,其中所述基板包括主表面和背表面;漂移层(2),其由碳化硅制成且具有第一导电类型,其中漂移层设置在基板的主表面上且具有比基板低的杂质浓度;肖特基电极(4),其设置在漂移层上且与漂移层的表面肖特基接触;以及欧姆电极(5),其设置在基板的背表面上。肖特基电极与漂移层直接接触,以使得肖特基电极的晶格与漂移层的晶格匹配。本发明还涉及一种具有肖特基势垒二极管的碳化硅半导体装置的制造方法。
-
公开(公告)号:CN109417090B
公开(公告)日:2023-01-20
申请号:CN201780041600.4
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40),能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此,在台面部中,能够抑制等电位线过度隆起,能够确保耐压。
-
公开(公告)号:CN107112360B
公开(公告)日:2020-05-01
申请号:CN201580061372.8
申请日:2015-08-03
Applicant: 丰田自动车株式会社
Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。
-
公开(公告)号:CN104380471B
公开(公告)日:2017-10-27
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号:CN106024886A
公开(公告)日:2016-10-12
申请号:CN201610169667.3
申请日:2016-03-23
Applicant: 丰田自动车株式会社
Abstract: 本发明提供一种金属氧化物半导体场效应晶体管。在俯视观察半导体基板(20)的表面(23)时,源极区(11)和第一接触区(141)在与栅极沟槽(30)的侧面(301)相接的范围内,在沿着栅极沟槽(30)的方向上邻接形成,第二接触区(142)在远离栅极沟槽(30)的范围内,与源极区(11)和第一接触区(141)邻接形成。第一接触区(141)的杂质浓度与第二接触区(142)的杂质浓度相比较低。
-
公开(公告)号:CN105874577A
公开(公告)日:2016-08-17
申请号:CN201480071099.2
申请日:2014-08-04
Applicant: 丰田自动车株式会社
IPC: H01L21/336 , H01L21/265 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/761 , H01L21/76237 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 使绝缘栅型半导体装置高耐压化。一种制造在表面电极和背面电极之间进行开关的绝缘栅型半导体装置的方法,具有:向栅极沟槽的底面注入第一第二导电型杂质并使注入的第一第二导电型杂质扩散的工序、以及向外周沟槽的底面注入第二第二导电型杂质并使注入的第二第二导电型杂质扩散的工序。
-
公开(公告)号:CN105580139A
公开(公告)日:2016-05-11
申请号:CN201480052481.9
申请日:2014-09-22
IPC: H01L29/06 , H01L29/78 , H01L29/739
CPC classification number: H01L29/0634 , H01L29/0623 , H01L29/0661 , H01L29/1095 , H01L29/4236 , H01L29/42368 , H01L29/7397 , H01L29/7811 , H01L29/7813
Abstract: 一种半导体装置(10),包括半导体基板(11)。该半导体基板的元件区域(12)包括具有第一导电类型的第一体区域(36a),具有第二导电类型的第一漂移区(32a),以及多个第一浮动区域(34),各所述第一浮动区域具有所述第一导电类型。终端区域包括具有所述第二导电类型的第二漂移区(32b),以及多个第二浮动区域(37),各所述第二浮动区域具有所述第一导电类型。各所述第二浮动区域被所述第二漂移区所围绕。当第一漂移区的中心的深度被看作参考深度时,至少一个第二浮动区域被配置成比每个第一浮动区域更接近于所述参考深度。
-
公开(公告)号:CN104969348A
公开(公告)日:2015-10-07
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN102299180B
公开(公告)日:2014-03-05
申请号:CN201110175094.2
申请日:2011-06-22
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0661 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/407 , H01L29/66068 , H01L29/7397 , H01L29/7811 , H01L29/8613
Abstract: 本发明涉及一种半导体器件,包括:半导体衬底(4)和电场末端部(13)。半导体衬底(4)包括衬底(1)、设置在所述衬底(1)的表面上的漂移层(2)以及设置在所述漂移层(2)的表面上的基极层(3)。所述半导体衬底(4)被划分为其中设置有半导体元件的单元区和包围所述单元区的外围区。基极部分(3)具有位于贯穿所述单元区和所述外围区的同一平面上的底面,并且提供位于所述外围区中的电场缓和层(3a)。所述电场末端部(13)包围所述电场缓和层(3a)的一部分和所述单元区,并且从所述电场缓和层(3a)的表面穿透所述电场缓和层(3a)到达所述漂移层(2)。
-
公开(公告)号:CN102760768A
公开(公告)日:2012-10-31
申请号:CN201210128717.5
申请日:2012-04-27
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0634 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括:SiC衬底(1,2),其包括第一或第二导电类型层(1)和第一导电类型漂移层(2),并且包括具有偏移方向的主表面;沟槽(6),其设置在所述漂移层上并且具有纵向方向;以及栅极电极(9),其经由栅极绝缘膜(8)设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件根据施加至所述栅极电极的栅极电压而使电流沿所述沟槽的所述沟道形成表面流动。所述SiC衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。
-
-
-
-
-
-
-
-
-