公开(公告)号：CN101281926B

公开(公告)日：2011-03-16

申请号：CN200710137027.5

申请日：2007-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宪信 ,  张文 ,  苏建彰 ,  陈冠宇 ,  宋学昌 ,  游明华

IPC: H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66477 ,  H01L21/02532 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明提供了一种半导体结构。该半导体结构包括：第一含硅化合物层，该第一含硅化合物层包括一元素，该元素大体选自由锗及碳所组成的群；硅层，在第一含硅化合物层之上，其中该硅层包括实质上的纯硅；及第二含硅化合物层，包括在硅层上的元素。第一及第二含硅化合物层的硅浓度实质上小于硅层。该复合半导体结构可作为金属氧化物半导体(MOS)元件的源极/漏极区。

公开(公告)号：CN101304041A

公开(公告)日：2008-11-12

申请号：CN200710110249.8

申请日：2007-06-08

Applicant: 台湾积体电路制造股份有限公司 ,  飞思卡尔半导体公司

Inventor： 张文 ,  胡伯康 ,  杰米薛佛 ,  大卫·C.·吉摩尔 ,  菲尔托宾

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665

Abstract: 本发明提供一种金属氧化物半导体晶体管及其形成方法，该金属氧化物半导体晶体管包括：栅极电极，位于半导体衬底上，其中该栅极电极包含金属氮氧化物。本发明可调整其功函数至能带边缘，并能获得高性能的金属氧化物半导体装置。

公开(公告)号：CN116666306A

公开(公告)日：2023-08-29

申请号：CN202310388319.5

申请日：2023-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄曜滕 ,  林揆伦 ,  赖德洋 ,  李达元 ,  张文 ,  徐志安

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件及其制造方法。提供了半导体器件和制造具有不同阈值电压的半导体器件的方法。在实施例中，通过偶极子材料的沉积、扩散和去除来调谐各个半导体器件的阈值电压，以便在不同的晶体管内提供不同的偶极子区域。这些不同的偶极子区域使得不同的晶体管具有不同的阈值电压。

公开(公告)号：CN116544234A

公开(公告)日：2023-08-04

申请号：CN202310292622.5

申请日：2023-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄曜滕 ,  林揆伦 ,  赖德洋 ,  李达元 ,  张文 ,  徐志安

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请公开了具有掺杂栅极电介质层的半导体器件及其形成方法。在实施例中，提供了包括第一掺杂栅极电介质层和第二掺杂栅极电介质层的半导体器件，其中第一掺杂栅极电介质层和第二掺杂栅极电介质层包括掺杂有偶极掺杂剂的高k材料。第一掺杂栅极电介质层中的偶极掺杂剂的浓度大于第二掺杂栅极电介质层的偶极掺杂剂的第二浓度，第一掺杂栅极电介质层中的偶极掺杂剂的浓度峰值比第二掺杂栅极电介质层中的偶极掺杂剂的浓度峰值深。第一栅极电极在第一掺杂栅极电介质层之上，与第一栅极电极相同宽度的第二栅极电极在第二掺杂栅极电介质层之上。

公开(公告)号：CN115360143A

公开(公告)日：2022-11-18

申请号：CN202210344564.1

申请日：2022-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  张文 ,  张翔笔 ,  赵皇麟 ,  程仲良 ,  徐志安 ,  李昆育 ,  沈泽民 ,  董彦佃 ,  吴俊毅

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件中的栅极结构及其形成方法。一种方法，包括去除第一虚设栅极堆叠和第二虚设栅极堆叠以形成第一沟槽和第二沟槽。所述第一虚设栅极堆叠和所述第二虚设栅极堆叠分别位于第一器件区和第二器件区。所述方法还包括沉积分别延伸到所述第一沟槽和所述第二沟槽中的第一栅极电介质层和第二栅极电介质层；形成含氟层，所述含氟层包括在所述第一栅极电介质层之上的第一部分和在所述第二栅极电介质层之上的第二部分；去除所述含氟层的第二部分；执行退火工艺以将所述含氟层的第一部分中的氟扩散到所述第一栅极电介质层中；和在所述退火工艺之后，分别在所述第一栅极电介质层和所述第二栅极电介质层之上形成第一功函数层和第二功函数层。

公开(公告)号：CN110838488B

公开(公告)日：2022-04-26

申请号：CN201910747774.3

申请日：2019-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承晏 ,  黄铭淇 ,  陈昱璇 ,  李威缙 ,  洪正隆 ,  李达元 ,  张文 ,  苏庆煌

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 本公开提供了一种半导体装置与其形成方法，在一实施例中，该方法包括：形成栅极介电层于界面层上；形成掺杂层于栅极介电层上，且掺杂层包括偶极诱发元素；退火掺杂层以驱使偶极诱发元素穿过栅极介电层至栅极介电层与界面层相邻的第一侧；移除掺杂层；形成牺牲层于栅极介电层上，与栅极介电层跟牺牲层相邻的第二侧的残留的偶极诱发元素与牺牲层的材料反应；移除牺牲层；形成盖层于栅极介电层上；以及形成栅极层于盖层上。

公开(公告)号：CN106158967B

公开(公告)日：2020-09-01

申请号：CN201510844455.6

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周群渊 ,  吴仲强 ,  李达元 ,  张文

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/49

Abstract: 本发明提供了一种制造Fin FET的方法，方法包括在衬底上方形成鳍结构，鳍结构包括上层。上层的部分从隔离绝缘层暴露。在鳍结构的部分上方形成伪栅极结构。伪栅极结构包括伪栅电极层和伪栅极介电层。在伪栅极结构上方形成层间绝缘层。去除伪栅极结构以形成空间。在空间中形成栅极介电层。在空间中的栅极介电层上方形成第一金属层。在空间的第一金属层上方形成第二金属层。部分地去除第一金属层和第二金属层，由此降低第一金属层和第二金属层的高度。在部分去除的第一金属层和第二金属层上方形成第三金属层。

公开(公告)号：CN106409651B

公开(公告)日：2019-05-24

申请号：CN201510784312.0

申请日：2015-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承晏 ,  李达元 ,  李欣怡 ,  蔡明兴 ,  曹学文 ,  张文 ,  洪英杰 ,  林逸宏

IPC: H01L21/02 ,  C23C16/44 ,  C23C16/52

CPC classification number: H01L21/28088 ,  C23C16/02 ,  C23C16/0272 ,  C23C16/45525 ,  H01L21/28562 ,  H01L21/321 ,  H01L21/76843 ,  H01L21/76856 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了预沉积处理和原子层沉积(ALD)工艺及其形成的结构。描述了各种方法和通过这些方法形成的结构。根据一种方法，第一含金属层形成在衬底上。第二含金属层形成在衬底上。第一含金属层的材料不同于第二含金属层的材料。对第一含金属层和第二含金属层执行基于氯的处理。使用原子层沉积(ALD)在第一含金属层和第二含金属层上沉积第三含金属层。

公开(公告)号：CN100426500C

公开(公告)日：2008-10-15

申请号：CN200610001667.9

申请日：2006-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正宏 ,  陆晓慈 ,  傅竹韵 ,  张文 ,  郑双铭

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/3192 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明为提供一种半导体元件的多层内介电层及其制造方法，具体涉及一种增进插塞模组表现的方法，其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现，其对制造导电插塞上将产生较佳的表现。此内介电层是包含多层，第一层(610)是保护基底上元件免于受其后续蚀刻工艺的损害，同时，一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异，则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨工艺即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。

公开(公告)号：CN101281926A

公开(公告)日：2008-10-08

申请号：CN200710137027.5

申请日：2007-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宪信 ,  张文 ,  苏建彰 ,  陈冠宇 ,  宋学昌 ,  游明华

IPC: H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66477 ,  H01L21/02532 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明提供了一种半导体结构。该半导体结构包括：第一含硅化合物层，该第一含硅化合物层包括一元素，该元素大体选自由锗及碳所组成的族群；硅层，在第一含硅化合物层之上，其中该硅层包括实质上的纯硅；及第二含硅化合物层，包括在硅层上的元素。第一及第二含硅化合物层的硅浓度实质上小于硅层。该复合半导体结构可作为金属氧化物半导体(MOS)元件的源极/漏极区。