公开(公告)号：CN1983595A

公开(公告)日：2007-06-20

申请号：CN200610141645.2

申请日：2006-10-09

Applicant: 松下电器产业株式会社

Inventor： 相田和彦 ,  平濑顺司 ,  小川久 ,  工藤千秋

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/822 ,  H01L21/336

CPC classification number: H01L21/82345 ,  H01L21/823437 ,  H01L21/823443 ,  H01L27/0207 ,  H01L29/665

Abstract: 本发明提供一种抑制栅电极和虚拟栅电极之间产生短路的半导体装置及其制造方法。进行下述工序：在半导体基板(1)上夹持栅极绝缘膜(3a)而形成栅电极(4a)、夹持虚拟栅极绝缘膜(3b)而形成虚拟栅电极(4b)、夹持元件分离用绝缘膜而形成虚拟栅电极(4c)的工序；在栅电极(4a)露出且虚拟栅电极(4b)、(4c)没有露出的状态下在半导体基板(1)上形成金属膜的工序；和对半导体基板(1)实施热处理且对栅电极(4a)的至少上部进行硅化物化的工序。由于栅电极(4a)被硅化物化，但虚拟栅电极(4b)、(4c)没有被硅化物化，因此抑制产生栅电极(4a)和邻接的虚拟栅电极(4b)之间的短路。

公开(公告)号：CN1933158A

公开(公告)日：2007-03-21

申请号：CN200610093208.8

申请日：2006-06-22

Applicant: 松下电器产业株式会社

Inventor： 佐藤好弘 ,  工藤千秋

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823456 ,  H01L21/28097 ,  H01L21/823443 ,  H01L21/823835 ,  H01L21/82385 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 在将晶体管的栅极电极全硅化物化之际，根据栅极长度或栅极面积等对图案的依赖性，在未反应的多晶硅区域或硅化物的组成局部不同的区域不形成栅极电极。半导体装置，包括顺次形成在半导体衬底的第一区域(A)上，具有第一栅极绝缘膜(104A)及全硅化物化了的第一栅极电极(115A)的第一N型金属绝缘体半导体晶体管(51)，和顺次形成在半导体衬底的第二区域(B)上，具有第二栅极绝缘膜(104B)及全硅化物化了的第二栅极电极(115B)的第二N型金属绝缘体半导体晶体管(52)。第二栅极电极的栅极长度，比第一栅极电极的栅极长度大，且，第二栅极电极的栅极长度方向的中央部的厚度，比第一栅极电极的厚度小。

公开(公告)号：CN104106142A

公开(公告)日：2014-10-15

申请号：CN201380008456.6

申请日：2013-01-23

Applicant: 松下电器产业株式会社

Inventor： 清泽努 ,  工藤千秋 ,  富田祐贵

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/7813 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/0455 ,  H01L21/049 ,  H01L21/223 ,  H01L21/302 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7828 ,  H01L29/861 ,  H01L29/872 ,  H01L21/0475

Abstract: 半导体装置的制造方法包括：在基板的主面形成具有第1导电型的第1半导体区域的半导体层的工序；以及在半导体层形成底部位于第1半导体区域内的沟槽的工序。该制造方法还包括：通过退火处理使沟槽的上部角部的半导体层的一部分向沟槽的底部上移动，由此形成覆盖沟槽的底部的第2导电型的沟槽底部杂质区域的工序。

公开(公告)号：CN103477439A

公开(公告)日：2013-12-25

申请号：CN201180026176.9

申请日：2011-08-29

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋 ,  庭山雅彦 ,  池上亮

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/45 ,  H01L29/4933 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7828

Abstract: 本发明的半导体装置，具备设于体区(104)的第二导电类型的接触区(201)，并且接触区(201)包括：与第一欧姆电极(122)接触的第一区域(201a)、和在比第一区域(201a)更深的位置上所配置且与体区(104)接触的第二区域(201b)，第一区域(201a)和第二区域(201b)分别具有至少1个杂质浓度的峰值，第一区域(201a)的杂质浓度的峰值是比第二区域(201b)的杂质浓度的峰值高的值。

公开(公告)号：CN103069571A

公开(公告)日：2013-04-24

申请号：CN201280002382.0

申请日：2012-06-25

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  庭山雅彦 ,  内田正雄 ,  工藤千秋

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/045 ,  H01L29/1033 ,  H01L29/1041 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7828

Abstract: 本发明提供一种碳化硅半导体元件，其具备：位于第1导电型的漂移层上的第2导电型的体区域；位于体区域上的第1导电型的杂质区域；贯通体区域及杂质区域并抵达漂移层的沟槽；配置于沟槽的表面上的栅极绝缘膜；以及配置于栅极绝缘膜上的栅电极，沟槽的表面包括第1侧面、及与第1侧面对置的第2侧面，体区域之中位于第1侧面的部分的至少一部分的第2导电型的掺杂物浓度要比体区域之中位于第2侧面的部分的第2导电型的掺杂物浓度更大。

公开(公告)号：CN100382579C

公开(公告)日：2008-04-16

申请号：CN200410100269.3

申请日：2004-12-10

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋

IPC: H04N5/335 ,  H01L27/148

CPC classification number: H04N5/372 ,  H04N5/3675 ,  H04N5/3728

Abstract: 在将从图像输入装置1传送的电荷Q(x，y)变换成第1信号强度S’(x，y)，对特定的像素的第1信号强度S’(x，y)进行信号处理的情况下，从相邻的像素的信号强度S’(x-1，y)和S’(x+1，y)求得最大值Sma x、最小值Smin和平均值Save。在S’(x，y)＞Smax×A的情况，在特定像素的信号强度S(x，y)＝Save×C(A、C为系数)，S’(x，y)＜Smin×B的情况下，通过设定信号强度S(x，y)＝Save×D(B、D为系数)，被处理成为适当的强度S(x，y)。可准确地判定起因于附着在图像输入装置的像素阵列上的灰尘及晶格缺陷等的缺陷像素，补偿起因于缺陷像素的图像上的缺陷。

公开(公告)号：CN1956194A

公开(公告)日：2007-05-02

申请号：CN200610105563.2

申请日：2006-07-18

Applicant: 松下电器产业株式会社

Inventor： 工藤千秋 ,  小川久

IPC: H01L27/02 ,  H01L27/085 ,  H01L27/12 ,  H01L23/522 ,  H01L21/82 ,  H01L21/8232 ,  H01L21/84 ,  H01L21/768

CPC classification number: H01L21/823835 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/0629 ,  H01L28/20

Abstract: 本发明公开了半导体装置及其制造方法。目的在于：能够防止具有不同金属组成比的FUSI化结构体，特别是形成为一体的栅极电极中的金属扩散。半导体装置，包括具有第一栅极电极104a的N型FET、和具有第二栅极电极104b的N型FET。第一栅极电极104a及第二栅极电极104b，通过连接部形成为一体且由金属进行全硅化物化，使彼此的金属组成比不同。在至少一部分连接部上，形成有防止构成第一栅极电极104a及第二栅极电极104b的金属扩散的扩散防止膜105。