非易失性半导体存储装置及其读出方法

    公开(公告)号:CN102959636B

    公开(公告)日:2014-12-31

    申请号:CN201280001450.1

    申请日:2012-06-18

    Abstract: 本发明提供一种交叉点型的非易失性半导体存储装置,能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。该非易失性半导体存储装置具有多个字线(2)、以与多个字线(2)立体交差的方式形成的多个位线(3)、以及由针对多个字线(2)与多个位线(3)的各个立体交差点设置的单元的集合体构成的交叉点单元阵列(1),单元的集合体包括:存储单元(4),该存储单元(4)包括存储元件,该存储元件进行根据电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作;以及偏移检测单元(5),具有比存储元件进行存储动作时的高电阻状态下的存储元件的电阻值高的固定的电阻值。

    电阻变化型非易失性存储装置

    公开(公告)号:CN102918600A

    公开(公告)日:2013-02-06

    申请号:CN201280001064.2

    申请日:2012-05-30

    Abstract: 本发明的电阻变化型非易失性存储装置(100)具备配置在多个第一信号线与多个第二信号线之间的交叉点上的多个存储单元(10),多个存储单元(10)分别包括电阻变化元件(1)以及与电阻变化元件(1)串联连接的电流控制元件(2),电阻变化型非易失性存储装置(100)具备写入电路(105)、行选择电路(103)及列选择电路(104),写入电路(105)按以下顺序依次选择块(120),并对所选择的块(120)中包含的多个存储单元(10)进行初始击穿,该顺序为:从配置在与行选择电路(103)及列选择电路(104)中的一方电路远的位置上的块(120)向配置在与上述一方电路近的位置上的块(120)的顺序。

    电阻变化型非易失性元件的写入方法及存储装置

    公开(公告)号:CN102822901A

    公开(公告)日:2012-12-12

    申请号:CN201280000807.4

    申请日:2012-03-22

    Abstract: 本发明的电阻变化型非易失性存储元件的写入方法是通过对包括电阻变化元件的存储器单元施加电压脉冲而使电阻变化元件根据所施加的电压脉冲的极性在第1电阻状态与第2电阻状态之间可逆地变化的写入方法,包括第1电阻状态化步骤,该第1电阻状态化步骤包括:在使电阻变化元件从第2电阻状态向第1电阻状态变化时,对电阻变化元件施加电压绝对值比第2电压脉冲(VL)小且极性不同于第1电压脉冲(VH)的第1电阻化预电压脉冲(VLpr)的第1步骤;以及之后施加第1电压脉冲(VH)的第2步骤。

Patent Agency Ranking