非易失性存储装置及其制造方法

    公开(公告)号:CN101861649A

    公开(公告)日:2010-10-13

    申请号:CN200880116054.7

    申请日:2008-11-14

    CPC classification number: H01L27/101 G11C13/0002 G11C2213/72 H01L27/24

    Abstract: 本发明涉及一种非易失性存储装置及其制造方法。非易失性存储装置包括:形成于第一配线(11)与第二配线(14)的交叉部的导通孔(12)、和电流控制层(13b)被第一电极层(13a)和第二电极层(13c)夹着的电流控制元件(13),在导通孔(12)内形成有电阻变化元件(15),第一电极层(13a)以覆盖导通孔(12)的方式配置,电流控制层(13b)以覆盖第一电极层(13a)的方式配置,第二电极层(13c)配置于电流控制层(13b)之上,第二配线的配线层(14a)配置于第二电极层(13c)之上,第二配线(14)具有由电流控制层(13b)、第二电极层(13c)和第二配线的配线层(14a)构成的结构。

    非易失性存储装置及非易失性存储装置中的数据写入方法

    公开(公告)号:CN101622673A

    公开(公告)日:2010-01-06

    申请号:CN200880006041.4

    申请日:2008-02-22

    Abstract: 本发明提供非易失性存储装置及向非易失性存储装置的数据写入方法。该非易失性存储装置包括:存储阵列(102),其包括:在第一平面内相互平行形成的多个第一电极配线(WL);在平行于第一平面的第二平面内相互平行且与多个第一电极配线立体交叉的多个第二电极配线(BL);分别对应于第一电极配线及第二电极配线的各个立体交叉点设置,具有电阻值可随着供给到对应的第一电极配线与对应的第二电极配线间的电流脉冲而可逆变化的可变电阻层的非易失性存储元件(11);选择第一电极配线的选择装置(13);存储阵列内部或外部的,连接到第一电极配线上进一步将施加到第一电极配线上的电压限制到规定的上限值以下的电压限制机构(15)。连接第一选择装置和电压限制机构的一个第一电极配线上连接有多个非易失性存储元件。

    异质结场效应晶体管
    67.
    发明授权

    公开(公告)号:CN1205674C

    公开(公告)日:2005-06-08

    申请号:CN01123693.0

    申请日:2001-09-11

    CPC classification number: H01L29/7378

    Abstract: 提供一种在实现低驱动电压化的同时,可以抑制发射极、基极之间的再结合电流的减少、提高电流放大倍率等特性的异质结场效应晶体管。在Si基板10上积层Si集电极埋入层11、C含有率高的SiGeC层构成的第1基极区域12、C含有率低的SiGeC层或者SiGe层构成的第2基极区域13、包含发射极区域14a的Si空隙层14。第2基极区域的至少发射极区域侧端部,C含有率不到0.8%。因此,在发射极、基极结合部的耗尽层中,可以抑制由C引起的再结合中心的形成,维持低驱动电压性,通过降低再结合电流,实现对电流放大倍率等电特性的改善。

    双极型晶体管及半导体装置

    公开(公告)号:CN1226750A

    公开(公告)日:1999-08-25

    申请号:CN99100820.0

    申请日:1999-02-23

    CPC classification number: H01L29/7376

    Abstract: 在异质结双极型晶体管的Si发射极层5内的发射结附近区域中设有由组成不同的超薄膜势阱层10a和势垒层10b交互层叠而形成的为多重量子势垒部的MQB层10。借助MQB层10对要从SiGe基极层4流向Si发射极层5的空穴进行反射之作用,实效上提高势垒高度来抑制空穴的反向注入。结果,即使增加基区掺杂浓度,靠MQB层10仍能抑制载流子反向注入,能得到足够的电流放大率,并能提高最大振荡频率。

Patent Agency Ranking