形成熔丝结构的方法
    7.
    发明授权

    公开(公告)号:CN100530633C

    公开(公告)日:2009-08-19

    申请号:CN200710153741.3

    申请日:2007-09-14

    CPC classification number: H01L23/5256 H01L2924/0002 H01L2924/00

    Abstract: 本发明公开了一种熔丝结构,该熔丝结构包括插入在基板和熔丝材料层之间的空腔。所述空腔不形成于所述熔丝材料层的侧壁,或与所述基板相对的熔丝材料的表面。当所述熔丝材料层包括突出的端部和较窄的中间区时,在使用自对准蚀刻法时,空腔可以形成插入所述基板和熔丝材料层之间。所述空腔通过支撑所述熔丝材料层的一对牺牲层基座而被隔离。包封所述空腔从而通过使用包封介电层而形成空腔。作为替代,当形成插入所述基板和熔丝材料层之间的空腔时,可以使用阻挡掩模。

    沟槽电容器及其制造方法

    公开(公告)号:CN101226898B

    公开(公告)日:2010-09-08

    申请号:CN200810001386.2

    申请日:2008-01-16

    CPC classification number: H01L29/94 H01L27/0805 H01L28/91 H01L29/66181

    Abstract: 本发明公开了一种沟槽电容器及其制造方法。在由诸如凹隔离或浅沟槽隔离限定的沟槽中,形成电容器的设计结构,其具有用于去耦应用的适当大的值。该电容器提供与有源区共延的接触区域,并可以单独或少量的方式可靠地形成该电容器。优选地,通过延伸到形成电容器板的掺杂扩散区或在形成电容器板的掺杂扩散区之间延伸的注入区来实现板接触。可通过形成隔离结构之后的工艺来形成该电容器,使得可以使用优选的软掩模工艺来形成隔离结构,并且避免了工艺通用性和兼容性限制,同时可以与其他结构的处理一样的方式执行该电容器形成工艺。

    半导体器件以及方法
    10.
    发明公开

    公开(公告)号:CN101217143A

    公开(公告)日:2008-07-09

    申请号:CN200810002202.4

    申请日:2008-01-02

    Abstract: 本发明的实施例提供了一种采用双应力STI的器件、方法等等。提供了一种具有这样的衬底的半导体器件,所述衬底具有第一晶体管区域和不同于所述第一晶体管区域的第二晶体管区域。所述第一晶体管区域包括PFET;以及,所述第二晶体管区域包括NFET。此外,在所述衬底中提供邻近所述第一晶体管区域和所述第二晶体管区域的侧面并位于所述第一晶体管区域与所述第二晶体管区域之间的STI区域,其中每一个所述STI区域包括压缩区域、压缩衬里、拉伸区域以及拉伸衬里。

Patent Agency Ranking