-
公开(公告)号：CN1282403C
公开(公告)日：2006-10-25
申请号：CN03153844.4
申请日：2003-08-25
Applicant: 富士通株式会社
CPC classification number: H05K3/4641 , H05K1/0366 , H05K3/429 , H05K3/4602 , H05K2201/0323 , H05K2201/09536 , Y10T428/24917
Abstract: 一种由芯体部分、第一布线部分和第二布线部分构成的多层布线板。该芯体部分包括包含碳纤维材料的芯体绝缘层。第一布线部分粘结于芯体部分，并且具有至少包含第一绝缘层和第一布线图形的层叠结构，第一绝缘层包含玻璃布。第二布线部分粘结于第一布线部分，并且具有至少包含第二绝缘层和第二布线图形的层叠结构。芯体部分、第一布线部分和第二布线部分层叠设置。
-
公开(公告)号：CN100353821C
公开(公告)日：2007-12-05
申请号：CN200410001999.8
申请日：2004-01-18
Applicant: 富士通株式会社
IPC: H05K3/46
Abstract: 一种制造电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。
-
公开(公告)号：CN1491072A
公开(公告)日：2004-04-21
申请号：CN03153844.4
申请日：2003-08-25
Applicant: 富士通株式会社
CPC classification number: H05K3/4641 , H05K1/0366 , H05K3/429 , H05K3/4602 , H05K2201/0323 , H05K2201/09536 , Y10T428/24917
Abstract: 一种由芯体部分、第一布线部分和第二布线部分构成的多层布线板。该芯体部分包括包含碳纤维材料的芯体绝缘层。第一布线部分粘结于芯体部分，并且具有至少包含第一绝缘层和第一布线图形的层叠结构，第一绝缘层包含玻璃布。第二布线部分粘结于第一布线部分，并且具有至少包含第二绝缘层和第二布线图形的层叠结构。芯体部分、第一布线部分和第二布线部分层叠设置。
-
公开(公告)号：CN1771770A
公开(公告)日：2006-05-10
申请号：CN03826515.X
申请日：2003-05-23
Applicant: 富士通株式会社
IPC: H05K3/46
CPC classification number: H01L21/6835 , H01L21/4857 , H01L21/486 , H01L23/142 , H01L23/49822 , H01L23/49827 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/19106 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K1/183 , H05K3/20 , H05K3/4069 , H05K3/4602 , H05K3/4614 , H05K3/4644 , H05K3/4652 , H05K3/4682 , H05K3/4697 , H05K2201/0347 , H05K2201/0355 , H05K2201/0391 , H05K2201/068 , H05K2201/0959 , H05K2201/096 , H05K2201/09781 , H05K2201/10378 , H05K2201/10545 , H05K2201/10674 , H05K2203/0156 , H05K2203/016 , H05K2203/061 , H05K2203/085 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49155 , Y10T29/49156 , Y10T29/49169 , H01L2224/0401
Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。
-
公开(公告)号：CN1525806A
公开(公告)日：2004-09-01
申请号：CN200410001999.8
申请日：2004-01-18
Applicant: 富士通株式会社
IPC: H05K3/46
CPC classification number: H05K3/4682 , H05K3/0058 , H05K2203/0152 , H05K2203/0156 , H05K2203/085 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/4913
Abstract: 一种制造电路板的方法，其能够避免核心基片的形变，保证其尺寸和高密度的布线图案，从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤：通过构建处理在一个核心基片上形成一个多层体，其中被一个绝缘层所绝缘的不同层上的布线图案被电连接；以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上，并且通过破坏在该核心基片与该金属层之间的真空状态，把该多层体与该金属层一同从该核心基片上分离。
-
Patent Agency Ranking
公开(公告)号：CN1433256A
公开(公告)日：2003-07-30
申请号：CN03101702.9
申请日：2003-01-17
Applicant: 富士通株式会社
CPC classification number: H05K3/423 , H05K1/036 , H05K3/0032 , H05K3/184 , H05K3/426 , H05K3/4602 , H05K2201/09563 , H05K2201/096 , H05K2201/09827 , H05K2201/09845 , H05K2203/0733 , Y10T29/49126 , Y10T29/4913 , Y10T29/49155
Abstract: 本发明涉及一种制造印刷电路板的方法，该方法包括：在绝缘衬底上的预定位置形成穿透孔；然后，在绝缘衬底的正面和背面，形成具有预定图形的抗蚀剂薄膜；对形成了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形，并在穿透孔的内表面形成导电通路，该导电电镀图形通过导电通路互相相连；以及后续清除抗蚀剂薄膜。
-
公开(公告)号：CN101409239B
公开(公告)日：2011-10-05
申请号：CN200810178297.5
申请日：2003-05-23
Applicant: 富士通株式会社
IPC: H01L21/48 , H01L23/498 , H05K3/46
CPC classification number: H01L21/6835 , H01L21/4857 , H01L21/486 , H01L23/142 , H01L23/49822 , H01L23/49827 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/19106 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K1/183 , H05K3/20 , H05K3/4069 , H05K3/4602 , H05K3/4614 , H05K3/4644 , H05K3/4652 , H05K3/4682 , H05K3/4697 , H05K2201/0347 , H05K2201/0355 , H05K2201/0391 , H05K2201/068 , H05K2201/0959 , H05K2201/096 , H05K2201/09781 , H05K2201/10378 , H05K2201/10545 , H05K2201/10674 , H05K2203/0156 , H05K2203/016 , H05K2203/061 , H05K2203/085 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49155 , Y10T29/49156 , Y10T29/49169 , H01L2224/0401
Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。
-
公开(公告)号：CN101409239A
公开(公告)日：2009-04-15
申请号：CN200810178297.5
申请日：2003-05-23
Applicant: 富士通株式会社
IPC: H01L21/48 , H01L23/498 , H05K3/46
CPC classification number: H01L21/6835 , H01L21/4857 , H01L21/486 , H01L23/142 , H01L23/49822 , H01L23/49827 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/19106 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K1/183 , H05K3/20 , H05K3/4069 , H05K3/4602 , H05K3/4614 , H05K3/4644 , H05K3/4652 , H05K3/4682 , H05K3/4697 , H05K2201/0347 , H05K2201/0355 , H05K2201/0391 , H05K2201/068 , H05K2201/0959 , H05K2201/096 , H05K2201/09781 , H05K2201/10378 , H05K2201/10545 , H05K2201/10674 , H05K2203/0156 , H05K2203/016 , H05K2203/061 , H05K2203/085 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49155 , Y10T29/49156 , Y10T29/49169 , H01L2224/0401
Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。
-
公开(公告)号：CN100475004C
公开(公告)日：2009-04-01
申请号：CN03826515.X
申请日：2003-05-23
Applicant: 富士通株式会社
IPC: H05K3/46
CPC classification number: H01L21/6835 , H01L21/4857 , H01L21/486 , H01L23/142 , H01L23/49822 , H01L23/49827 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01004 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/19106 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K1/183 , H05K3/20 , H05K3/4069 , H05K3/4602 , H05K3/4614 , H05K3/4644 , H05K3/4652 , H05K3/4682 , H05K3/4697 , H05K2201/0347 , H05K2201/0355 , H05K2201/0391 , H05K2201/068 , H05K2201/0959 , H05K2201/096 , H05K2201/09781 , H05K2201/10378 , H05K2201/10545 , H05K2201/10674 , H05K2203/0156 , H05K2203/016 , H05K2203/061 , H05K2203/085 , H05K2203/1536 , Y10T29/49117 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49155 , Y10T29/49156 , Y10T29/49169 , H01L2224/0401
Abstract: 本发明涉及制造布线板的方法，所述布线板包括：堆积层，所述堆积层内布线图案借由绝缘层堆叠；和核心基板，所述核心基板独立于堆积层而形成，所述方法包括以下步骤：在板状支撑上独立形成堆积层；将核心基板电连接到支撑上堆积层的布线图案上；和从堆积层上去除支撑从而形成布线板，所述布线板中堆积层被连接到核心基板上。通过独立形成堆积层和核心基板，有效地展示其特性的布线板可以被生产。
-
公开(公告)号：CN1230053C
公开(公告)日：2005-11-30
申请号：CN03101702.9
申请日：2003-01-17
Applicant: 富士通株式会社
CPC classification number: H05K3/423 , H05K1/036 , H05K3/0032 , H05K3/184 , H05K3/426 , H05K3/4602 , H05K2201/09563 , H05K2201/096 , H05K2201/09827 , H05K2201/09845 , H05K2203/0733 , Y10T29/49126 , Y10T29/4913 , Y10T29/49155
Abstract: 本发明涉及一种制造印刷电路板的方法，该方法包括：在绝缘衬底上的预定位置形成穿透孔；然后，在绝缘衬底的正面和背面，形成具有预定图形的抗蚀剂薄膜；对形成了抗蚀剂薄膜的绝缘衬底进行电镀以在绝缘衬底的正面和背面形成导电电镀图形，并在穿透孔的内表面形成导电通路，该导电电镀图形通过导电通路互相相连；以及后续清除抗蚀剂薄膜。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.033 seconds)
