公开(公告)号：CN113851455A

公开(公告)日：2021-12-28

申请号：CN202011478506.5

申请日：2020-12-15

Applicant: 英特尔公司

Inventor： S·舒克赛 ,  G·杜威 ,  N·哈拉蒂普 ,  M·陆 ,  J·K·杰哈 ,  J·T·卡瓦列罗斯 ,  M·V·梅斯 ,  S·B·克伦德宁 ,  E·C·马特森

IPC: H01L23/528 ,  H01L23/538

Abstract: 本发明涉及一种用于NMOS接触电阻改善的卤素处理。本文公开的实施例包括具有包括阻挡层的源极/漏极互连的半导体器件。在实施例中，半导体器件包括源极区和漏极区。在实施例中，半导体沟道在源极区与漏极区之间，并且栅极电极在半导体沟道之上。在实施例中，半导体器件还包括至源极区和漏极区的互连。在实施例中，互连包括阻挡层、金属层和填充金属。

公开(公告)号：CN106164332B

公开(公告)日：2019-03-19

申请号：CN201480076472.3

申请日：2014-03-27

Applicant: 英特尔公司

Inventor： J·M·布莱克韦尔 ,  P·E·罗梅罗 ,  S·B·克伦德宁 ,  G·M·克洛斯特 ,  F·格瑟特莱恩 ,  H·S·西姆卡 ,  P·A·齐默尔曼 ,  R·L·布里斯托尔

IPC: C23C16/455 ,  C23C16/52 ,  H01L21/285

Abstract: 描述了用于光辅助金属原子层沉积(ALD)和化学气相沉积(CVD)的前体和工艺设计。在一个实例中，制造金属薄膜的方法涉及紧邻衬底之上或上方的表面引入前体分子，所述前体分子的每一个均包含被配体包围的一个或多个金属中心。所述方法还包括通过使用光辅助工艺从所述前体分子离解配体而在表面上沉积金属层。

公开(公告)号：CN107004707A

公开(公告)日：2017-08-01

申请号：CN201480083547.0

申请日：2014-12-19

Applicant: 英特尔公司

Inventor： G·克洛斯特 ,  S·B·克伦德宁 ,  R·胡拉尼 ,  S·S·廖 ,  P·E·罗梅罗 ,  F·格瑟特莱恩

IPC: H01L29/78 ,  H01L21/336

Abstract: 公开了在半导体结构上选择性地沉积高K栅极电介质的方法。该方法包括提供设置在半导体衬底上方的半导体结构。该半导体结构设置在隔离侧壁旁边。牺牲性阻挡层然后选择性地沉积在隔离侧壁上，并且不沉积在半导体结构上。此后，高K栅极电介质沉积在半导体结构上，但不沉积在牺牲性阻挡层上。牺牲性阻挡层的性质防止氧化物材料沉积在其表面上。然后执行热处理以去除牺牲性阻挡层，从而仅在半导体结构上形成高K栅极电介质。

公开(公告)号：CN104011850A

公开(公告)日：2014-08-27

申请号：CN201180076090.7

申请日：2011-12-27

Applicant: 英特尔公司

Inventor： L·D·王 ,  S·B·克伦德宁 ,  D·J·米夏拉克

IPC: H01L21/8238 ,  B82B3/00

CPC classification number: H01L51/0048 ,  B82B3/0047 ,  H01L21/845 ,  H01L27/1211 ,  H01L51/0002 ,  H01L51/0558

Abstract: 本发明的实施例提供了采用碳纳米管(CNT)的晶体管结构和互连结构。本发明的其它实施例提供了制造采用碳纳米管的晶体管结构和互连结构的方法。根据本发明的实施例的确定性纳米制造技术能够提供有效率的路线，用于例如随机逻辑和存储电路应用中使用的晶体管和互连结构的大规模制造。

公开(公告)号：CN103843144A

公开(公告)日：2014-06-04

申请号：CN201180073845.8

申请日：2011-09-29

Applicant: 英特尔公司

Inventor： P·E·罗梅罗 ,  S·B·克伦德宁

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/28556 ,  C23C16/30 ,  C23C16/42 ,  H01L21/28506 ,  H01L21/28562 ,  H01L21/28575 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53266 ,  H01L29/04 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/161 ,  H01L29/201 ,  H01L29/42392 ,  H01L29/45 ,  H01L29/49 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66522 ,  H01L29/66568 ,  H01L29/775 ,  H01L29/78 ,  H01L29/785 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明实施方案提供了用于通过ALD(原子层沉积)和/或CVD(化学气相沉积)工艺形成包含正电性金属的层、包含一种或多种正电性金属的层、以及包括含有一种或多种正电性金属的层的半导体器件的方法。在本发明实施方案中，所述层是薄或超薄的(小于厚的膜)和/或是共形膜。另外提供了包括金属层的晶体管器件、金属互连件和计算装置，所述金属层包含一种或多种正电性金属。

公开(公告)号：CN116266591A

公开(公告)日：2023-06-20

申请号：CN202211460457.1

申请日：2022-11-17

Applicant: 英特尔公司

Inventor： N·K·托马斯 ,  E·马特森 ,  S·李 ,  S·阿塔纳索夫 ,  C·J·杰泽斯基 ,  C·穆赫塔尔扎德 ,  T·迈克洛斯 ,  I-C·邓 ,  C·C·郭 ,  S·B·克伦德宁 ,  M·V·梅茨

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/06 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种集成电路包括下器件部分和上器件部分，所述下器件部分和所述上器件部分包括在分隔开的垂直堆叠体中的第一源极区和漏极区之间水平延伸的半导体材料的主体。第一栅极结构在所述下器件部分中的主体周围并且包括第一栅电极和第一栅极电介质。第二栅极结构在所述上器件部分中的主体周围并且包括第二栅电极和第二栅极电介质，其中，所述第一栅极电介质与所述第二栅极电介质组分不同。在一些实施例中，偶极子物质在所述第一栅极电介质中具有第一浓度，在所述第二栅极电介质中具有不同的第二浓度。还公开了一种制造方法。

公开(公告)号：CN113764526A

公开(公告)日：2021-12-07

申请号：CN202111026623.2

申请日：2015-09-25

Applicant: 英特尔公司

Inventor： V·H·勒 ,  S·B·克伦德宁 ,  M·M·米坦 ,  S·S·廖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L29/775 ,  H01L29/786 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00

Abstract: 公开了选择性地氮化半导体器件表面的方法。例如，在鳍状物的顶部上形成硬掩模以创建SOI结构。可以通过氮化鳍状物的顶部来形成硬掩模。在其它实施例中，在鳍状物的顶部上生长氮化硅，以形成硬掩模。在另一实施例中，在环栅结构中相邻纳米线之间形成内部间隔件。通过氮化沟道区与源极区和漏极区之间的剩余层间材料来形成内部间隔件。

公开(公告)号：CN105556644B

公开(公告)日：2019-04-19

申请号：CN201380079183.4

申请日：2013-09-27

Applicant: 英特尔公司

Inventor： R·L·布里斯托尔 ,  J·M·布莱克韦尔 ,  S·B·克伦德宁 ,  F·格瑟特莱恩 ,  E·韩 ,  G·M·克洛斯特 ,  J·M·罗伯茨 ,  P·E·罗梅罗 ,  R·胡拉尼

IPC: H01L21/31

Abstract: 一种方法，所述方法的一方面包括通过借助于选择性的化学反应单独形成第一多个较薄层中的每个较薄层，来在具有第一表面材料的第一区域上方形成由第一材料构成的第一较厚层。该方法还包括限制第一多个较薄层中的每个较薄层在第二区域上方的侵蚀，该第二区域与第一区域相邻。在具有第二表面材料的第二区域上方形成由第二材料构成的第二较厚层，该第二表面材料与第一表面材料不同。

公开(公告)号：CN107924946A

公开(公告)日：2018-04-17

申请号：CN201580082490.7

申请日：2015-09-25

Applicant: 英特尔公司

Inventor： V·H·勒 ,  S·B·克伦德宁 ,  M·M·米坦 ,  S·S·廖

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66553 ,  B82Y10/00 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/76224 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/6681 ,  H01L29/66818 ,  H01L29/775 ,  H01L29/7853

Abstract: 公开了选择性地氮化半导体器件表面的方法。例如，在鳍状物的顶部上形成硬掩模以创建SOI结构。可以通过氮化鳍状物的顶部来形成硬掩模。在其它实施例中，在鳍状物的顶部上生长氮化硅，以形成硬掩模。在另一实施例中，在环栅结构中相邻纳米线之间形成内部间隔件。通过氮化沟道区与源极区和漏极区之间的剩余层间材料来形成内部间隔件。

公开(公告)号：CN107743653A

公开(公告)日：2018-02-27

申请号：CN201580080097.4

申请日：2015-06-18

Applicant: 英特尔公司

Inventor： S·B·克伦德宁 ,  M·M·米坦 ,  T·E·格拉斯曼 ,  F·格里吉欧 ,  G·M·克洛斯特 ,  K·N·弗拉休尔 ,  F·格瑟特莱恩 ,  R·胡拉尼

IPC: H01L23/538 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78 ,  H01L21/28 ,  H01L21/285 ,  H01L21/768 ,  C23C16/04

CPC classification number: H01L21/76879 ,  C23C16/045 ,  H01L21/28 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/31144 ,  H01L21/76843 ,  H01L21/76861 ,  H01L21/76865 ,  H01L21/76876 ,  H01L29/66545 ,  H01L29/66795 ,  H01L2221/1063 ,  H01L23/5384 ,  H01L29/42372 ,  H01L29/785

Abstract: 描述了用于形成半导体结构的金属特征的自底向上填充方式和所得到的结构。在示例中，一种半导体结构包括设置于层间电介质(ILD)层中的沟槽。沟槽具有侧壁、底部和顶部。U形金属种子层设置在沟槽的底部并沿着沟槽的侧壁，但大体上位于沟槽的顶部下方。金属填充层设置在U形金属种子层上并将沟槽填充到沟槽的顶部。金属填充层沿沟槽的侧壁的位于U形金属种子层上方的部分与ILD层的电介质材料直接接触。