-
公开(公告)号:KR102149742B1
公开(公告)日:2020-08-31
申请号:KR1020140103371
申请日:2014-08-11
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/3065 , H01L29/78
-
公开(公告)号:KR1020140132688A
公开(公告)日:2014-11-18
申请号:KR1020140054025
申请日:2014-05-07
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/3065
CPC classification number: H01L21/3065 , H01J37/32192 , H01J2237/334 , H01L21/02057 , H01L29/66545 , H01L29/66628 , H01L29/66636 , H01L29/7848
Abstract: 높은 균일성으로 등방성 에칭을 실현한다. 일실시예에 따른 에칭 방법은, 실리콘을 포함하는 피에칭층의 플라즈마 에칭 방법으로서, 피에칭층을 가지는 피처리체를 처리 용기 내에 준비하는 공정과, 산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하고, 피에칭층의 표면의 산화막을 제거하는 공정과, 산소를 포함하지 않는 제 2 처리 가스의 플라즈마를 생성하고, 산화막을 제거하는 공정에서 생성된 탄소계의 반응 생성물을 제거하는 공정과, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 마이크로파를 이용하여 생성하고, 피처리체를 재치하는 재치대를 구성하는 하부 전극에 고주파 바이어스 전력을 인가하지 않고 피에칭층을 에칭하는 공정을 포함한다.
Abstract translation: 各向同性蚀刻形成均匀性高。 根据实施例,包括硅的蚀刻层的等离子体蚀刻方法包括:在容器中制备具有蚀刻层的蚀刻对象的工艺; 产生包含不含氧的氟碳氢气或氟碳气体的第一处理气体的等离子体的处理,以及去除蚀刻层的表面上的氧化膜; 产生不含氧的第二处理气体的等离子体的处理,以及去除在氧化层去除工序中产生的碳反应产物的工序; 以及通过使用微波产生包括氟碳氢气体或氟碳气体的第三处理气体的等离子体的处理,并且蚀刻蚀刻层而不对形成被蚀刻物体的放置台的下部电极施加高频偏置功率 放置。
-
公开(公告)号:KR101810966B1
公开(公告)日:2017-12-20
申请号:KR1020150151575
申请日:2015-10-30
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/311 , H01L21/3065 , H05H1/46 , H01L21/67 , H01L21/47
CPC classification number: H01L21/31138 , H01J37/32192 , H01J37/3222 , H01J2237/334 , H01J2237/3341 , H01L21/02071 , H01L21/0271 , H01L21/3065 , H01L21/308 , H01L21/31116 , H01L21/31127 , H01L21/31144 , H01L21/32136
Abstract: 하지층에대한데미지를억제하면서유기막을에칭한다. 일실시형태의방법은, 피처리체를수용한플라즈마처리장치의처리용기내에있어서상기유기막을에칭하는공정을포함한다. 이공정에서는, 처리용기내로수소가스및 질소가스를포함하는처리가스를공급하고, 처리가스의플라즈마를생성한다. 처리가스의유량에서차지하는수소가스의유량의비율은 35 % 이상또한 75 % 이하의비율로설정된다. 또한, 피처리체에이온을인입하기위한고주파바이어스전력이 50 W 이상또한 135 W 이하의범위의전력으로설정된다.
-
公开(公告)号:KR1020160051653A
公开(公告)日:2016-05-11
申请号:KR1020150151575
申请日:2015-10-30
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/311 , H01L21/3065 , H05H1/46 , H01L21/67 , H01L21/47
CPC classification number: H01L21/31138 , H01J37/32192 , H01J37/3222 , H01J2237/334 , H01J2237/3341 , H01L21/02071 , H01L21/0271 , H01L21/3065 , H01L21/308 , H01L21/31116 , H01L21/31127 , H01L21/31144 , H01L21/32136
Abstract: 하지층에대한데미지를억제하면서유기막을에칭한다. 일실시형태의방법은, 피처리체를수용한플라즈마처리장치의처리용기내에있어서상기유기막을에칭하는공정을포함한다. 이공정에서는, 처리용기내로수소가스및 질소가스를포함하는처리가스를공급하고, 처리가스의플라즈마를생성한다. 처리가스의유량에서차지하는수소가스의유량의비율은 35 % 이상또한 75 % 이하의비율로설정된다. 또한, 피처리체에이온을인입하기위한고주파바이어스전력이 50 W 이상또한 135 W 이하의범위의전력으로설정된다.
Abstract translation: 本发明涉及一种蚀刻有机膜的方法,蚀刻有机膜同时抑制对下层的损伤。 根据本发明的一个实施例,该方法包括在接收待加工物体的等离子体处理装置的处理容器内蚀刻有机膜的方法。 该方法将包含氢气和氮气的工艺气体提供到处理容器中并产生处理气体的等离子体。 处理气体流中的氢气流量的比例设定为35〜75%。 此外,用于将离子注入待处理物体的高频偏置功率设定在50〜135W的范围内。
-
公开(公告)号:KR1020150020093A
公开(公告)日:2015-02-25
申请号:KR1020140103371
申请日:2014-08-11
Applicant: 도쿄엘렉트론가부시키가이샤
IPC: H01L21/3065 , H01L29/78
CPC classification number: H01L21/32136 , H01J37/32082 , H01L21/31116 , H01L21/31144 , H01L21/32139 , H01L29/66545 , H01L29/66795 , H01L29/6681
Abstract: 핀형 전계 효과 트랜지스터의 더미 게이트를 형성할 시, 선택비를 확보하면서 에칭의 가공 정밀도를 한층 향상시키는 에칭하는 방법을 제공한다. 피처리체를 이용하여 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하기 위한 방법이다. 에칭 공정에서는, 표면파 플라즈마를 이용하여 복수의 핀의 사이에 퇴적된 게이트 재료를 에칭한다. 에칭 공정의 압력은 50 mTorr(6.67 Pa) 이상이다. 에칭 공정에서, 피처리체를 재치하는 재치대에 인가되는 전력은 주파수가 10 Hz 이상 200 Hz 이하이고, 펄스의 주기에서의 ON 시간의 비율인 듀티비가 50% 이하가 되도록 펄스 변조한다.
Abstract translation: 本发明提供了当形成针型场效应晶体管(FET)的伪栅极时,获得高选择性并提高蚀刻工艺的操作精度的蚀刻方法。 本发明涉及通过使用被处理物来形成pin型FET的伪栅极的方法。 在蚀刻工艺中,使用表面波等离子体来蚀刻层叠在多个销之间的栅极材料。 蚀刻工艺的压力大于或等于50mTorr(6.67Pa)。 在蚀刻工艺中,施加在保持待处理对象的保持器上的功率具有不低于10Hz且不高于200Hz的频率。 调制脉冲使得相对于脉冲周期的ON时间比的占空比不大于50%。
-
-
-
-