Abstract:
본 발명은 디지털 통신 시스템이 있어 송신단의 펄스 쉐이핑 FIR 필터의 구현에 관한 것으로, 기존의 ASIC에서 구현되던 필터를 DSP 상에서 구현함에 있어서 제로 패딩을 하게 되는 특징을 필터의 최적화에 이용하는 것이다. 보다 구체적으로는, DSP 상에서의 필터 구현시 제로 패딩을 함으로써 불필요한 연산이 생기게 되므로 이의 연산을 제거하여 출력값을 얻는 필터 연산에서 실제 데이터값에 대한 연산만 수행하도록 하여 연산에 따른 DSP의 로드를 줄여 동작시간에서 상기 필터의 최적의 성능을 얻을 수 있는 필터의 최적화 방법에 관한 것이다. DSP, 제로 패딩, FIR 필터, 소프트 파이프라인, 최적화, 필터 계수
Abstract:
본 발명은 CDMA 시스템의 수신단에서의 코드 추적에 관한 것이다. 본 발명은 포인터를 이용하여 코드 추적을 위한 에너지 값을 산출하며, 급작스런 변화를 완화시키기 위해 저역통과필터를 사용한다. 이와 같이 하면, 급작스런 타이밍 변화의 잔여값이 남지 않도록 하여 최적의 성능을 얻을 수 있다. CDMA, 코드 추적, 복조기, PN 코드
Abstract:
본 발명은 WCDMA 시스템에서의 기지국 송신 신호 발생 장치 및 그 방법에 관한 것이다. 이 장치에서 스크램블링 코드열 발생부는 기지국에 따라 다른 특정 패턴의 스크램블링 코드열을 발생한다 DSP 칩부는 스크램블링 코드열 발생부로 한 프레임의 스크램블링 코드열 발생을 요청하고, 발생된 스크램블링 코드열을 내부에 테이블 형태로 저장하며, 상기 테이블을 사용하여 외부 입력 신호에 대한 기저대역의 신호를 발생한다. 이렇게 발생된 기저대역의 신호는 IF/RF 처리부를 통해 특정 주파수 대역으로 상향되고 증폭되어 송신용 안테나를 통해 외부로 송출된다. 본 발명에 따르면, DSP 칩의 연산량이 매우 감소하므로 WCDMA 기지국 송신 신호 발생 장치를 DSP 칩을 이용하여 소프트웨어적으로 재구성 가능한 SDR 개념의 WCDMA 기지국 송신 신호 발생 장치로써 구현할 수 있다.
Abstract:
본 발명은 디지털 통신 시스템이 있어 송신단의 펄스 쉐이핑 FIR 필터의 구현에 관한 것으로, 기존의 ASIC에서 구현되던 필터를 DSP 상에서 구현함에 있어서 제로 패딩을 하게 되는 특징을 필터의 최적화에 이용하는 것이다. 보다 구체적으로는, DSP 상에서의 필터 구현시 제로 패딩을 함으로써 불필요한 연산이 생기게 되므로 이의 연산을 제거하여 출력값을 얻는 필터 연산에서 실제 데이터값에 대한 연산만 수행하도록 하여 연산에 따른 DSP의 로드를 줄여 동작시간에서 상기 필터의 최적의 성능을 얻을 수 있는 필터의 최적화 방법에 관한 것이다. DSP, 제로 패딩, FIR 필터, 소프트 파이프라인, 최적화, 필터 계수
Abstract:
본 발명은 CDMA 시스템의 순방향링크 패킷 스케줄링 방법 및 장치에 관한 것이다. 본 발명에 따른 순방향링크 패킷 스케줄링 장치는 각 패킷의 데드라인 및 전송전력량을 계산한다. 그리고 계산된 전송 전력량에 기초하여 우선순위에 따른 FIFO 큐에 각 패킷을 저장하고, 최우선순위에 기초하여 출력된 하나의 패킷에 따른 전송전력량과 상기 기지국의 최대 전송전력량을 비교하여 패킷 전송전력량이 기지국 최대 전송전력량보다 작은 경우, 계산된 패킷의 데드라인값과 특정 임계값을 비교한다. 이 때, 순방향링크 패킷 스케줄링 장치는 상기 패킷 전송전력량이 상기 기지국 최대 전송전력량을 초과한 경우 상기 FIFO 큐의 다음 패킷으로 우선순위를 회전시킨다. 또한, 패킷의 데드라인값이 특정 임계값을 초과한 경우 다음 우선순위에 따른 FIFO 큐로 우선순위를 회전시킨다. 그리고 패킷 서비스되고 있는 FIFO 큐 내의 패킷을 확인하여 FIFO 큐에 패킷이 비어 있는 경우, 다음 FIFO 큐로 우선순위를 회전시시킨다. 이와 같이 하면, 전송 전력 효율을 높이고 데이터 손실을 줄일 수 있다.
Abstract:
본 발명은 CDMA 시스템의 수신단에서의 코드 추적에 관한 것이다. 본 발명은 포인터를 이용하여 코드 추적을 위한 에너지 값을 산출하며, 급작스런 변화를 완화시키기 위해 저역통과필터를 사용한다. 이와 같이 하면, 급작스런 타이밍 변화의 잔여값이 남지 않도록 하여 최적의 성능을 얻을 수 있다.
Abstract:
A numerically-controlled oscillator capable of outputting a sine signal and a cosine signal, and an operating method thereof are provided to simply calculate a first address and a second address about an input signal phase value by using a function value calculated by a cosine function. An address generator(34) outputs a first address(Ac) about a function value of a cosine signal corresponding to a phase value of an input signal, a first code(Sc) about a code conversion of a function value of the cosine signal, a second address(As) about a function value of a sine signal, and a second code(Ss) about a code conversion of a function value of the sine signal. A look up table memory(32) outputs a first function value and a second function value corresponding to the first address and the second address by using a look up table. A code converter(36) outputs the cosine signal and the sine signal by converting codes of the first function value and the second function value according to a set reference.
Abstract:
본 발명은 OVSF 코드 생성 장치 및 그 방법에 관한 것으로, 메모리의 한계에 따라 OVSF 코드를 복수의 OVSF 코드 테이블로 분할하여 저장하고 이를 효율적으로 검출하여 사용하는 OVSF 코드 생성 장치 및 그 방법에 관한 것이다. 본 발명에 따르면, OVSF(Orthogonal Variable Spreading Factor) 코드 생성 장치는 저장 용량에 따라 분할된 복수의 테이블로 구성된 OVSF 코드를 저장하는 메모리부; 상기 OVSF 코드를 생성하고 이를 상기 메모리부의 제한 저장 용량을 고려한 크기로 분할하여 테이블화하여 상기 메모리부에 저장하는 OVSF 코드 생성부; 및 검출 대상인 OVSF 코드가 저장된 테이블의 선택 및 저장 주소의 검색을 수행하고 상기 검색된 저장 주소에 해당하는 상기 메모리부의 저장된 OVSF 코드를 검출하는 OVSF 코드 검출부를 포함한다. OVSF 코드, OVSF 코드 생성기