公开(公告)号：GB2447153B

公开(公告)日：2011-08-31

申请号：GB0806288

申请日：2006-12-14

Applicant: INTEL CORP

Inventor： LAKE ADAM

IPC: G06T13/60

Abstract: In some embodiments, a method is provided. A sinusoidal signal is generated that is representative of a wave at an average surface of a liquid. A distance between the average surface of the liquid and a bottom of the liquid is determined. A characteristic of the sinusoidal signal is adjusted as a function of the distance.

公开(公告)号：GB2447153A

公开(公告)日：2008-09-03

申请号：GB0806288

申请日：2006-12-14

Applicant: INTEL CORP

Inventor： LAKE ADAM

IPC: G06T15/70

Abstract: A sinusoidal signal is generated that is representative of a wave at an average surface of a liquid. A distance between the average surface of the liquid and a bottom of the liquid is determined. A characteristic of the sinusoidal signal is adjusted as a function of the distance.

公开(公告)号：DE102020118078A1

公开(公告)日：2021-01-14

申请号：DE102020118078

申请日：2020-07-09

Applicant: INTEL CORP

Inventor： STRUGAR FILIP ,  MCFERRON TRAPPER ,  LAKE ADAM

IPC: G06T15/80

Abstract: Es wird eine Vorrichtung offenbart, um eine Schattierung mit veränderbarer Rate zu ermöglichen. Die Vorrichtung umfasst einen oder mehrere Prozessoren, um einen Verlaufsausgangspixelwert für einen Pixelblock zu erzeugen, einen Gradientenwert, der einen Gradienten des Verlaufsausgangspixelwerts umfasst, unter Verwendung von Nachbarpixeldaten zu erzeugen und die Pixel im Pixelblock unter Verwendung des Gradientenwerts zu verarbeiten, um einen Feinpixelwert für ein oder mehrere Pixel zu erzeugen.

公开(公告)号：GB2431324B

公开(公告)日：2010-09-29

申请号：GB0700150

申请日：2005-08-12

Applicant: INTEL CORP

Inventor： LAKE ADAM ,  MARSHALL CARL

IPC: G06T17/20 ,  G06T15/00

Abstract: A system may include a graphics memory, a data bus, a processor, and a vertex shader. The data bus may be operatively connected to the graphics memory. The processor may send vertex data to the graphics memory via the data bus. The vertex shader may read the vertex data from the graphics memory and may subdivide the vertex data into subdivided vertex data. The vertex shader may also write the subdivided vertex data to the graphics memory.

公开(公告)号：DE102021121187A1

公开(公告)日：2022-03-03

申请号：DE102021121187

申请日：2021-08-16

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WONG-JONG

IPC: G06T1/20 ,  G06T15/06

Abstract: Einrichtung und Verfahren zur effizienten Grafikverarbeitung mit Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungs-Hardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungs-Hardwarelogik mit einer gekachelten Ressource; und einen Manager gekachelter Ressource zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungs-Hardware-Logik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager gekachelter Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource, der von der Hash-Kennung identifiziert wird, existiert, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuordnen und den neuen Teil mit der Hash-Kennung zu assoziieren.

公开(公告)号：BRPI0905648A2

公开(公告)日：2011-03-29

申请号：BRPI0905648

申请日：2009-09-30

Applicant: INTEL CORP

Inventor： LAKE ADAM ,  CHUMAKOV VICTOR

IPC: G06T17/30 ,  G06F15/00 ,  G06T1/20

公开(公告)号：DE102021118059A1

公开(公告)日：2022-03-10

申请号：DE102021118059

申请日：2021-07-13

Applicant: INTEL CORP

Inventor： WOOP SVEN ,  DOYLE MICHAEL J ,  KOTHANDARAMAN SREENIVAS ,  VAIDYANATHAN KARTHIK ,  APPU ABHISHEK R ,  BENTHIN CARSTEN ,  SURTI PRASOONKUMAR ,  GRUEN HOLGER ,  JUNKINS STEPHEN ,  LAKE ADAM ,  ALFIERI BRET G ,  LIKTOR GABOR ,  BARCZAK JOSHUA ,  LEE WON-JONG

IPC: G06T15/06

Abstract: Vorrichtung und Verfahren zur effizienten Grafikverarbeitung einschließlich Strahlverfolgung. Eine Ausführungsform eines Grafikprozessors umfasst zum Beispiel: Ausführungshardwarelogik zum Ausführen von Grafikbefehlen und Rendern von Bildern; eine Schnittstelle zum Koppeln von Funktionseinheiten der Ausführungshardwarelogik mit einer gekachelten Ressource; und einen gekachelten Ressourcenmanager zum Verwalten des Zugriffs der Funktionseinheiten auf die gekachelte Ressource, eine Funktionseinheit der Ausführungshardwarelogik, um eine Anforderung mit einer Hash-Kennung (ID) zu erzeugen, um Zugriff auf einen Teil der gekachelten Ressource anzufordern, wobei der Manager für gekachelte Ressourcen bestimmen soll, ob ein Teil der gekachelten Ressource existiert, der durch die Hash-Kennung identifiziert wird, und wenn nicht, einen neuen Teil der gekachelten Ressource zuzuweisen und den neuen Teil der Hash-Kennung zuzuordnen.

公开(公告)号：DE102020130073A1

公开(公告)日：2021-05-20

申请号：DE102020130073

申请日：2020-11-13

Applicant: INTEL CORP

Inventor： SURTI PRASOONKUMAR ,  LAKE ADAM ,  HUGHES CHRISTOPHER ,  LUEH GUEI-YUAN ,  MAIYURAN SUBRAMANIAM ,  KOKER ALTUG ,  RANGANATHAN VASANTH ,  KABURLASOS NIKOS ,  XU LIDONG ,  APPU ABHISHEK ,  HOLLAND JAMES ,  BOYCE JILL

IPC: G06F9/50

Abstract: Ausführungsformen, die hierin beschrieben sind, umfassen eine Vorrichtung, die mehrere Verarbeitungsressourcen, die eine erste Verarbeitungsressource und eine zweite Verarbeitungsressource umfassen, einen Speicher, der kommunikativ mit der ersten Verarbeitungsressource und der zweiten Verarbeitungsressource gekoppelt ist; und einen Prozessor zum Empfangen von Datenabhängigkeiten für eine oder mehrere Aufgaben, die eine oder mehrere Erzeugeraufgaben, die auf der ersten Verarbeitungsressource ausgeführt werden, und eine oder mehrere Verbraucheraufgaben, die auf der zweiten Verarbeitungsressource ausgeführt werden, umfassen, und eine Datenausgabe von einer oder mehreren Erzeugeraufgaben, die auf der ersten Verarbeitungsressource ausgeführt werden, zu einem kommunikativ mit der zweiten Verarbeitungsressource gekoppelten Cache-Speicher zu bewegen, umfasst. Andere Ausführungsformen können beschrieben und beansprucht sein.

公开(公告)号：DE112005002076T5

公开(公告)日：2007-07-19

申请号：DE112005002076

申请日：2005-08-12

Applicant: INTEL CORP

Inventor： LAKE ADAM ,  MARSHALL CARL

IPC: G06T17/20 ,  G06T15/00

Abstract: A system may include a graphics memory, a data bus, a processor, and a vertex shader. The data bus may be operatively connected to the graphics memory. The processor may send vertex data to the graphics memory via the data bus. The vertex shader may read the vertex data from the graphics memory and may subdivide the vertex data into subdivided vertex data. The vertex shader may also write the subdivided vertex data to the graphics memory.

公开(公告)号：GB2431324A

公开(公告)日：2007-04-18

申请号：GB0700150

申请日：2005-08-12

Applicant: INTEL CORP

Inventor： LAKE ADAM ,  MARSHALL CARL

IPC: G06T17/20 ,  G06T15/00

Abstract: A system may include a graphics memory, a data bus, a processor, and a vertex shader. The data bus may be operatively connected to the graphics memory. The processor may send vertex data to the graphics memory via the data bus. The vertex shader may read the vertex data from the graphics memory and may subdivide the vertex data into subdivided vertex data. The vertex shader may also write the subdivided vertex data to the graphics memory.