公开(公告)号：FR3087047B1

公开(公告)日：2021-10-22

申请号：FR1859284

申请日：2018-10-08

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GAUTHIER ALEXIS ,  CHEVALIER PASCAL

IPC: H01L29/73 ,  H01L21/20 ,  H01L21/225 ,  H01L21/283 ,  H01L21/302 ,  H01L21/331 ,  H01L21/762 ,  H01L21/764 ,  H01L29/08

Abstract: La présente description concerne un procédé de fabrication d'un transistor bipolaire (100) comprenant une étape de formation d'une première partie (104) d'un collecteur s'étendant sous une tranchée isolante (106), et une étape de formation d'une deuxième partie (110) du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.

公开(公告)号：FR3087047A1

公开(公告)日：2020-04-10

申请号：FR1859284

申请日：2018-10-08

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GAUTHIER ALEXIS ,  CHEVALIER PASCAL

IPC: H01L29/73 ,  H01L21/20 ,  H01L21/225 ,  H01L21/283 ,  H01L21/302 ,  H01L21/331 ,  H01L21/762 ,  H01L21/764 ,  H01L29/08

Abstract: La présente description concerne un procédé de fabrication d'un transistor bipolaire (100) comprenant une étape de formation d'une première partie (104) d'un collecteur s'étendant sous une tranchée isolante (106), et une étape de formation d'une deuxième partie (110) du collecteur traversant la tranchée isolante, les première et deuxième parties du collecteur étant en contact physique.

公开(公告)号：FR2868203A1

公开(公告)日：2005-09-30

申请号：FR0450610

申请日：2004-03-29

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  CHEVALIER PASCAL

IPC: H01L21/331 ,  H01L21/8222 ,  H01L29/10 ,  H01L29/737

Abstract: L'invention concerne un procédé de formation d'un transistor bipolaire dans un substrat semiconducteur (20) d'un premier type de conductivité, comportant les étapes suivantes :a) former sur le substrat une couche monocristalline de silicium-germanium (22) ;b) former une couche de silicium monocristallin (24) fortement dopée d'un second type de conductivité ;c) former une couche d'oxyde de silicium (26) ;d) ouvrir une fenêtre (28) dans les couches d'oxyde de silicium et de silicium ;e) former sur les parois de la fenêtre un espaceur (30) en nitrure de silicium ;f) éliminer la couche de silicium-germanium depuis le fond de la fenêtre ;g) former dans la cavité (31) résultante de l'élimination précédente une couche semiconductrice monocristalline (32) fortement dopée du second type de conductivité ; eth) former dans ladite fenêtre l'émetteur (36) du transistor.

公开(公告)号：FR2858877A1

公开(公告)日：2005-02-18

申请号：FR0350418

申请日：2003-08-11

Applicant: ST MICROELECTRONICS SA

Inventor： MARTINET BERTRAND ,  MARTY MICHEL ,  CHEVALIER PASCAL ,  CHANTRE ALAIN

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737

Abstract: A method for forming a heterojunction bipolar transistor including the steps of: forming in a semiconductor substrate a collector area of a first doping type; growing by epitaxy above a portion of the collector area a silicon/germanium layer of a second doping type forming a base area; forming above the silicon/germanium layer a sacrificial emitter formed of a material selectively etchable with respect to the silicon/germanium layer and with respect to the layers and consecutively-formed insulating spacers; forming first insulating spacers on the sides of the sacrificial emitter; growing by epitaxy a silicon layer above the exposed portions of the silicon/germanium layer; forming second insulating spacers adjacent to the first spacers and laid on the silicon layer; covering the entire structure with an insulating layer; partially removing the insulating layer above the sacrificial emitter and removing the sacrificial emitter; filling the space previously taken up by the sacrificial emitter with a semiconductor material of the first doping type.

公开(公告)号：FR3087048B1

公开(公告)日：2021-11-12

申请号：FR1859285

申请日：2018-10-08

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GAUTHIER ALEXIS ,  CHEVALIER PASCAL

IPC: H01L29/73 ,  H01L21/20 ,  H01L21/225 ,  H01L21/283 ,  H01L21/302 ,  H01L21/331 ,  H01L21/762 ,  H01L21/764 ,  H01L29/08

Abstract: La présente description concerne un procédé de fabrication d'un transistor bipolaire (1000) dans lequel la formation du collecteur comprend une étape de formation d'une première couche dopée de manière sensiblement homogène au fond d'une cavité, et une étape de formation d'une deuxième couche (1002) dopée de manière graduelle par diffusion des dopants de la première couche.

公开(公告)号：FR3047838A1

公开(公告)日：2017-08-18

申请号：FR1651251

申请日：2016-02-16

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL

IPC: H01L21/331 ,  H01L29/70

Abstract: L'invention concerne un transistor bipolaire comprenant un substrat de silicium monocristallin (1) ; une région de collecteur (25) en silicium dopé du premier type reposant sur le substrat et étant surmontée d'une région semiconductrice de base (27) dopée du deuxième type, le flanc de la région de collecteur étant revêtu d'une gaine isolante (23) et étant aligné avec le flanc de la région semiconductrice de base ; une région d'émetteur (31) en silicium dopé du premier type reposant sur la région semiconductrice de base (27) et débordant latéralement par rapport à la région semiconductrice de base ; et un empilement entourant la région de collecteur (25) et bordant ladite gaine (23) sur toute sa hauteur, l'empilement reposant sur le substrat (1) et comprenant une première couche isolante (7) surmontée d'une première couche de silicium (9) elle-même surmontée d'une région de contact de base (37) en silicium dopé du deuxième type.

公开(公告)号：FR2999799A1

公开(公告)日：2014-06-20

申请号：FR1262321

申请日：2012-12-19

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  CELI DIDIER ,  BLANC JEAN-PIERRE ,  CHANTRE ALAIN

IPC: H01L21/331 ,  H01L27/06 ,  H01L29/737

Abstract: L'invention concerne un procédé comprenant les étapes suivantes : exposer la surface d'un substrat de silicium (202) dans une première région (326) entre des première et deuxième tranchées d'isolation (204, 208) ; graver le substrat de silicium dans la première région pour former un évidement entre les première et deuxième tranchées d'isolation ; et former dans l'évidement une base (216) d'un transistor bipolaire à hétérojonction par croissance épitaxiale sélective d'un film comprenant du SiGe.

公开(公告)号：FR2989514A1

公开(公告)日：2013-10-18

申请号：FR1253333

申请日：2012-04-11

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  CHEVALIER PASCAL ,  AVENIER GREGORY

IPC: H01L21/331 ,  H01L29/73

Abstract: L'invention concerne un procédé de fabrication d'un transistor bipolaire, comprenant les étapes suivantes : former une première région dopée (48) en surface d'un substrat semiconducteur (42) sur lequel s'étend une couche semiconductrice avec interposition d'une première couche isolante (44) ; former, en surface du dispositif, un empilement d'une couche de silicium et d'une deuxième couche isolante (52, 54) ; définir une tranchée traversant l'empilement (52, 54) et la couche semiconductrice en regard de la première région dopée (48), puis une ouverture dans la région découverte de la première couche isolante (44) ; former une région de silicium monocristallin (66) dans l'ouverture ; former une région de silicium-germanium (70) en surface de la région de silicium monocristallin, au contact des régions restantes de la couche semiconductrice et de la couche de silicium ; et former une deuxième région dopée (74) au moins dans l'espace restant de la tranchée.

公开(公告)号：FR2891087B1

公开(公告)日：2007-12-28

申请号：FR0552818

申请日：2005-09-20

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  CHANTRE ALAIN

IPC: H01L29/732 ,  H01L21/331

Abstract: A bipolar transistor having a base region resting by its lower surface on a collector region and surrounded with a first insulating layer, a base contact conductive region in contact with an external upper peripheral region of the base region, a second insulating region in contact with an intermediary upper peripheral region of the base region, an emitter region in contact with the central portion of the base region. The level of the central portion is higher than the level of the intermediary portion.

公开(公告)号：FR3022071A1

公开(公告)日：2015-12-11

申请号：FR1455085

申请日：2014-06-05

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  LEVERD FRANCOIS ,  JENNY CECILE

IPC: H01L21/74 ,  H01L21/027 ,  H01L21/8249 ,  H01L23/48

Abstract: Circuit intégré, réalisé dans un nœud technologique inférieur à 90 nm, comprenant au moins une première zone active (21, 22, 30, 33, 34), une deuxième zone active (20), au moins un premier contact métallique (83) sur ladite au moins une première zone active, au moins un deuxième contact métallique (93) sur ladite au moins une deuxième zone active ayant une section transversale au moins deux fois plus grande que celle dudit au moins un premier contact.