公开(公告)号：KR1020060070108A

公开(公告)日：2006-06-23

申请号：KR1020040108741

申请日：2004-12-20

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  유봉현 ,  남우진

IPC: G09G3/30

CPC classification number: G09G3/3283 ,  G09G2320/041

Abstract: 본 발명은 유기발광소자의 구동을 위한 구동용 트랜지스터에 인가되는 일방향의 데이터 전압으로 인한 구동용 트랜지스터의 특성열화를 방지할 수 있는 유기발광소자의 구동방법 및 이를 이용한 표시장치에 관한 것이다. 본 발명은 유기발광소자에 전류를 공급하는 구동용 트랜지스터의 구동방법에 있어서, 한 프레임 동안에 상기 구동용 트랜지스터의 게이트에, 상기 유기발광소자의 발광을 위한 정방향의 데이터 전압뿐만 아니라 상기 정방향의 데이터 전압의 인가로 인한 상기 구동트랜지스터의 열화를 치유하기 위한 역방향의 데이터 전압을 일정 시간 인가함을 특징으로 한다.
유기발광소자, 화소, 게이트 바이어스, 표시장치

Abstract translation: 本发明涉及一种能够防止从在一个方向上的数据电压的驱动晶体管的特性的劣化的有机发光装置的驱动方法，施加到驱动晶体管使用它驱动有机发光装置和显示装置。 本发明提供，向驱动晶体管的栅极的帧时，正方向的数据电压以及正方向的用于有机发光器件的驱动晶体管的驱动方法，用于将电流提供给所述有机发光元件的发光的数据电压期间 施加用于修复由于施加数据电压而导致的驱动晶体管的劣化的反向数据电压达预定时间。

公开(公告)号：KR100522519B1

公开(公告)日：2005-10-18

申请号：KR1020020031918

申请日：2002-06-07

Applicant: 재단법인서울대학교산학협력재단 ,  매그나칩 반도체 유한회사

Inventor： 한민구 ,  전병철 ,  이유상 ,  오재근 ,  이승철 ,  하민우 ,  지인환 ,  심진섭

IPC: H01L29/74

Abstract: 본 발명은 사이리스터(Thyristor)로 동작하는 고전압 소자 구조에 게이트 커플링을 사용하며, 정전기 보호 사이리스터에 있어서, 고전압 소자의 특성에 따른 입/출력 신호의 상승/하강 시간과 ESD 펄스의 상승/하강 시간의 차이에 따라 상기 게이트 커플링 동작이 이루어지도록 필드 산화막 또는 두꺼운 산화막을 게이트 산화막으로 사용한다.

公开(公告)号：KR1020050083340A

公开(公告)日：2005-08-26

申请号：KR1020040011835

申请日：2004-02-23

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  하민우 ,  최연익 ,  전병철 ,  이승철

IPC: H01L29/70

CPC classification number: H01L29/7397 ,  H01L29/0804 ,  H01L29/083

Abstract: 본 발명은 반도체 스위칭 소자에 관한 것으로, 특히 트렌치 IGBT(Insulated Gate Bipolar Transistor) 구조에 플로팅 PN 접합영역을 구비하여 사이리스트 래치-업 특성을 지닌 이중 게이트 트랜지스터에 관한 것이다.
본 발명의 이중 게이트 트랜지스터는 제1 도전형의 캐소드 영역과 제1 도전형의 플로팅 베이스 영역을 구비하며, 이들 사이의 병목 현상으로 인해 발생하는 JFET 저항(R
JFET )에 의해 빠른 사이리스터 래치-업 동작을 수행하도록 한다. 또한, 상기 제1 도전형의 캐소드 영역과 상기 제1 도전형의 플로팅 베이스 영역 사이의 길이에 의해 조절되는 JFET 저항(R
JFET )의 크기를 조절하여 상기 이중 게이트 트랜지스터의 특성을 제어한다. 본 발명에 의하면, 낮은 순방향 전압 강하 특성과 높은 전류 포화 특성을 갖는 이중 게이트 트랜지스터의 구현이 가능하다.

公开(公告)号：KR1020050051274A

公开(公告)日：2005-06-01

申请号：KR1020030085035

申请日：2003-11-27

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  오재근 ,  이승철

IPC: H01L29/73

Abstract: 본 발명은 전극이 칩 전면에 위치하는 수평형 절연게이트 바이폴라 트랜지스터에 관한 것이다.
본 발명의 수평형 절연게이트 바이폴라 트랜지스터는 소스 영역 내에 트렌치를 형성하여 소스 영역이 부분적으로 중단되도록 함으로써 소스 영역을 감싸고 있는 베이스 영역의 저항을 부분적으로 낮추어 주어 기생 사이리스트의 래치-업을 낮추도록 한다. 또한, 게이트 전극을 트렌치 내에 연장되도록 형성함으로써 유효 채널 폭을 증가시켜 순방향 전압 강하의 증가 없이 기생 사이리스터 래치-업을 억제 할 수 있도록 한다.

公开(公告)号：KR1020050012901A

公开(公告)日：2005-02-02

申请号：KR1020030051596

申请日：2003-07-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  전병철 ,  지인환 ,  하민우

IPC: H02H3/08

Abstract: PURPOSE: A protection circuit is provided to prevent breakdown of a power device caused due to the high voltage of a power source unit upon occurrence of short-circuit of a load. CONSTITUTION: A protection circuit(200) comprises a pass transistor(210), a pull-down unit(220), and a reset diode(230). The pass transistor has a gate connected to a gate of an insulated gate type power device at a gate A, and transfers an anode voltage to a node B. The pull-down unit is connected between a gate electrode terminal of the insulated gate type power device and the node B, and pulls down the voltage of the node A when the voltage at the node B is higher than a threshold voltage. The reset diode lowers the voltage of the node B to zero when the voltage of the gate electrode terminal is zero.

Abstract translation: 目的：提供保护电路，以防止在发生负载短路时由于电源单元的高压而导致的功率器件故障。 构成：保护电路（200）包括传输晶体管（210），下拉单元（220）和复位二极管（230）。 传输晶体管在栅极A处具有连接到绝缘栅型功率器件的栅极的栅极，并将阳极电压传输到节点B.该下拉单元连接在绝缘栅极型功率的栅电极端子 器件和节点B，并且当节点B处的电压高于阈值电压时，降低节点A的电压。 当栅电极端子的电压为零时，复位二极管将节点B的电压降低到零。

公开(公告)号：KR100469070B1

公开(公告)日：2005-02-02

申请号：KR1020020008776

申请日：2002-02-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 정상훈 ,  남우진 ,  박기찬 ,  이재훈 ,  한민구

IPC: G09G3/30

Abstract: PURPOSE: A pixel structure of an active matrix organic LED(Light Emitting Diode) display is provided to improve non-uniformity of a threshold voltage of a TFT(Thin Film Transistor) by using only four TFTs and one capacitor. CONSTITUTION: A pixel structure of an active matrix organic LED(Light Emitting Diode) display includes a data line, a selection line, an organic LED, a capacitor(C1), the first transistor(T1), the second transistor(T2), and a threshold voltage correction portion(T3,T4). The capacitor(C1) is used for storing the data voltage applied to the data line. The first transistor(T1) is used for turning on or turning off the data voltage according to voltage applied to the selection line. The second transistor(T2) is used for transmitting the current corresponding to a data value of the capacitor to the organic LED. The threshold voltage correction portion(T3,T4) stores a voltage difference between the voltage applied to the data line and the threshold voltage of the second transistor(T2).

Abstract translation: 目的：提供有源矩阵有机LED（发光二极管）显示器的像素结构，以通过仅使用四个TFT和一个电容器来改善TFT（薄膜晶体管）的阈值电压的不均匀性。 一种有源矩阵有机LED（发光二极管）显示器的像素结构，包括数据线，选择线，有机LED，电容器（C1），第一晶体管（T1），第二晶体管（T2） 和阈值电压校正部分（T3，T4）。 电容器（C1）用于存储施加到数据线的数据电压。 第一晶体管（T1）用于根据施加到选择线的电压导通或关断数据电压。 第二晶体管（T2）用于将对应于电容器的数据值的电流传输至有机LED。 阈值电压校正部分（T3，T4）存储施加到数据线的电压和第二晶体管（T2）的阈值电压之间的电压差。

公开(公告)号：KR1020040034918A

公开(公告)日：2004-04-29

申请号：KR1020020063570

申请日：2002-10-17

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  정상훈 ,  문국철 ,  박기찬

IPC: H03K17/56

Abstract: PURPOSE: A switching method of a transistor and a switching circuit using the same are provided to switch the transistor by using a lower voltage range than an output voltage with only an N-type or a P-type transistor. CONSTITUTION: A gate voltage and a source voltage are differently changed by forming differently each capacitive coupling effect of a gate and a source of a switching transistor. A voltage difference between the gate voltage and the source voltage is larger than a threshold voltage of the transistor by increasing a variation of the gate voltage and reducing a variation of the source voltage. A supply voltage is applied to an output terminal by turning on the transistor and performing a bootstrapping operation.

Abstract translation: 目的：提供晶体管的切换方法和使用其的开关电路，通过使用比仅具有N型或P型晶体管的输出电压更低的电压范围来切换晶体管。 构成：通过不同地形成开关晶体管的栅极和源极的每个电容耦合效应，栅极电压和源极电压被不同地改变。 通过增加栅极电压的变化并减小源极电压的变化，栅极电压和源极电压之间的电压差大于晶体管的阈值电压。 通过接通晶体管并执行自举操作将电源电压施加到输出端子。

公开(公告)号：KR1020030094673A

公开(公告)日：2003-12-18

申请号：KR1020020031918

申请日：2002-06-07

Applicant: 재단법인서울대학교산학협력재단 ,  매그나칩 반도체 유한회사

Inventor： 한민구 ,  전병철 ,  이유상 ,  오재근 ,  이승철 ,  하민우 ,  지인환 ,  심진섭

IPC: H01L29/74

Abstract: PURPOSE: An electrostatic discharge(ESD) protection thyristor is provided to reduce a trigger voltage of a thyristor and improve an ESD characteristic by forming a gate-coupled thyristor(GCT) using a gate coupling concept in a device structure functioning as the thyristor. CONSTITUTION: The ESD protection thyristor uses a field oxide layer or a thick oxide layer as a gate oxide layer, including a gate coupling thyristor structure to prevent static electricity of a high voltage device. The gate coupling operation is performed according to a difference of time interval between the rising/falling time of an input/output signal and the rising/falling time of an ESD pulse.

Abstract translation: 目的：提供一种静电放电（ESD）保护晶闸管，以减少晶闸管的触发电压，并通过在用作晶闸管的器件结构中使用栅极耦合概念形成栅极耦合晶闸管（GCT）来提高ESD特性。 构成：ESD保护晶闸管使用场氧化物层或厚氧化物层作为栅极氧化层，包括栅极耦合晶闸管结构，以防止高压器件的静电。 根据输入/输出信号的上升/下降时间与ESD脉冲的上升/下降时间之间的时间间隔的差异执行栅极耦合操作。

公开(公告)号：KR100403519B1

公开(公告)日：2003-10-30

申请号：KR1020010011687

申请日：2001-03-07

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  김두영 ,  임무섭 ,  이유상 ,  오재근 ,  전병철

IPC: H01L29/78

Abstract: PURPOSE: An SOI(Silicon On Insulator) LDMOSFET(Lateral Double Diffused Metal Oxide Semiconductor Field Effect Transistor) is provided to improve trade-off characteristics of a breakdown voltage and an on-resistance by using a vacuum layer as a buried layer. CONSTITUTION: An SOI LDMOSFET comprises a source electrode(41), a drain electrode(43), a gate electrode(42), a P-body(32) and an N-drift region(30). At this time, a buried layer having a vacuum layer in a defined portion is formed under the P-body(32) and the N-drift region(30). At this time, the buried layer comprises a buried vacuum layer(61) formed with the vacuum layer and a buried oxidation layer(62) formed with an oxidation layer.

Abstract translation: 目的：提供SOI（绝缘体上硅）LDMOSFET（横向双扩散金属氧化物半导体场效应晶体管），以通过使用真空层作为掩埋层来提高击穿电压和导通电阻的折衷特性。 构成：SOI LDMOSFET包括源电极（41），漏电极（43），栅电极（42），P体（32）和N漂移区（30）。 此时，在P体（32）和N漂移区（30）下方形成在限定部分中具有真空层的掩埋层。 此时，埋层包括由真空层形成的埋入真空层（61）和由氧化层形成的埋入氧化层（62）。

公开(公告)号：KR1020030077186A

公开(公告)日：2003-10-01

申请号：KR1020020016134

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  오재근 ,  이유상 ,  전병철 ,  이승철

IPC: H01L29/74

Abstract: PURPOSE: A MOS(Metal-Oxide-Semiconductor) controlled thyristor is provided to be capable of increasing the maximum controllable current of the MOS controlled thyristor and restraining the snap-back phenomenon of the MOS controlled thyristor by using a trench gate structure. CONSTITUTION: A MOS controlled thyristor is provided with a trench gate(203) for simultaneously forming a finger gate and a main gate by etching a plurality of trenches to the vertical direction of the trench gate before forming the trench gate and a P-type base(201) self-aligned by using the trench gate as a mask. At this time, the channel width of the main gate is increased through the trench gate. Preferably, a plurality of trenches are formed at the trench gate.

Abstract translation: 目的：提供MOS（金属氧化物半导体）控制晶闸管，以便能够增加MOS控制晶闸管的最大可控电流，并通过使用沟槽栅极结构来抑制MOS控制晶闸管的快速反应现象。 构成：MOS控制晶闸管设置有沟槽栅极（203），用于在形成沟槽栅极之前通过在沟槽栅极的垂直方向上蚀刻多个沟槽同时形成指状栅极和主栅极，并且P型基极 （201）通过使用沟槽栅作为掩模进行自对准。 此时，主栅极的沟道宽度通过沟槽栅极增加。 优选地，在沟槽栅极处形成多个沟槽。