中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

915 records (took 0.018 seconds)

    PRINTED WIRING BOARDS HAVING LOW INDUCTANCE EMBEDDED CAPACITORS AND METHODS OF MAKING SAME
    102.
    发明申请
    PRINTED WIRING BOARDS HAVING LOW INDUCTANCE EMBEDDED CAPACITORS AND METHODS OF MAKING SAME 审中-公开
    具有低电感嵌入式电容器的印刷线路板及其制造方法

    公开(公告)号：WO2004056160A1

    公开(公告)日：2004-07-01

    申请号：PCT/US2003/040326

    申请日：2003-12-12

    Applicant: E.I. DU PONT DE NEMOURS AND COMPANY

    Inventor： BORLAND, William, J. ,  FERGUSON, Saul ,  MCGREGOR, David, R.

    IPC: H05K1/16

    CPC classification number: H05K1/162 ,  H05K3/429 ,  H05K3/4611 ,  H05K3/4623 ,  H05K2201/0355 ,  H05K2201/09509 ,  H05K2201/09718 ,  H05K2201/09763

    Abstract: A printed wiring board (PWB) has stacked innerlayer panels (1001, 1002, 1003, ...) comprised of passive circuit elements (105). The passive elements (105) can include capacitors with electrode terminations located within the footprints of the capacitor electrodes (170, 180). The capacitor terminations are therefore closely spaced, reducing the capacitors' contributions to loop inductance in the innerlayer. Capacitor terminations within the electrode footprints also reduce the PWB board surface area used in forming the capacitors. The capacitor terminations are connected by circuit conductors (1021, 1022).

    Abstract translation: 印刷电路板（PWB）具有由无源电路元件（105）组成的层叠的内层面板（1001,1002,1003，...）。 无源元件（105）可以包括具有位于电容器电极（170,180）的覆盖区内的电极端子的电容器。 因此，电容器端子紧密地间隔开，减小了电容器对内层中的环路电感的贡献。 电极脚印中的电容终端也可以减少用于形成电容器的PWB板表面积。 电容器端子由电路导体（1021,1022）连接。

    CHIP CARD AND SOURCE MATERIAL THEREFOR
    105.
    发明申请
    CHIP CARD AND SOURCE MATERIAL THEREFOR 审中-公开
    智能卡与PRE目的

    公开(公告)号：WO01022360A1

    公开(公告)日：2001-03-29

    申请号：PCT/DE2000/003139

    申请日：2000-09-11

    IPC: G06K19/07 ,  H05K1/09 ,  H05K1/16 ,  G06K19/077

    CPC classification number: G06K19/07 ,  H05K1/095 ,  H05K1/162 ,  H05K2201/0209 ,  H05K2201/09763

    Abstract: The invention relates to a chip card which comprises a core film (1) and two covering films, means for transmitting data with and/or without contacts, a semiconductor chip and optionally at least one additional electronic component, a capacitor (2) as well as strip conductors (4, 4') for electrically contacting the components. The capacitor (2) is formed from two partially overlapping strip conductors (4, 4') that are separated from one another in the overlapping area by means of a dielectric. Said strip conductors (4, 4') are produced by screen-printing a UV-hardenable material onto the core film and the dielectric (3) is produced by screen-printing a UV-hardenable or anaerobically hardenable material.

    Abstract translation: 本发明涉及一种芯片卡，包括一芯片（1）和两个盖片的装置，用于非接触式和/或接触式的数据传输，半导体芯片和任选至少一个另外的电子元件，电容器（2）和导体轨迹（4,4“），用于电 包括接触部件，其特征在于，所述电容器（2）由两个部分重叠，并且在重叠区域由电介质（3）单独的导体迹线（4,4“）形成，这些导体轨迹（4,4”）由Sieddruck紫外线 可固化材料是在芯片材制造和电介质是由UV Siedruck或厌氧可固化材料制成。

    基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
    106.
    发明申请
    基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 审中-公开
    基板嵌入式电容器，与其同时提供的电容器集成基板以及生产基板嵌入式电容器的方法

    公开(公告)号：WO2012014648A1

    公开(公告)日：2012-02-02

    申请号：PCT/JP2011/065545

    申请日：2011-07-07

    Applicant: 三洋電機株式会社 ,  野口 仁志 ,  江崎 賢一

    Inventor： 野口　仁志 ,  江崎　賢一

    IPC: H01G4/12 ,  H01G4/18 ,  H01G4/33 ,  H05K1/16 ,  H05K3/46

    CPC classification number: H01G4/232 ,  H01G4/12 ,  H01G4/18 ,  H01G4/33 ,  H05K1/162 ,  H05K2201/09609 ,  H05K2201/09763 ,  H05K2203/0338 ,  Y10T29/435

    Abstract: 基板内蔵用キャパシタは、所定方向に延びた第１電極と、前記第１電極に設けられた誘電体層と、前記誘電体層に設けられて、この誘電体層を介して前記第１電極と対向するとともに、前記誘電体層から前記所定方向において突出する端部を有する第２電極と、前記所定方向において前記第１電極から間隔を空けて設けられた電極層とを備え、前記所定方向における前記第２電極の端部が前記電極層に接続されるとともに、前記電極層の表面が、前記第１電極の表面と同一平面上に位置するように設けられていることを特徴とする。

    Abstract translation: 公开的衬底嵌入式电容器的特征在于具有：沿预定方向延伸的第一电极; 提供给上述第一电极的电介质层; 设置在上述电介质层上的第二电极面对上述第一电极，其间具有电介质层，并且具有从上述电介质层沿上述预定方向突出的端部; 以及设置在上述预定方向上与上述第一电极间隔开的电极层。 衬底嵌入式电容器的特征还在于上述第二电极的上述预定方向的端部与上述电极层连接，上述电极层的表面设置成位于 与上述第一电极的表面相同的平面。

    ELEKTRONISCHE SCHALTUNG
    107.
    发明申请
    ELEKTRONISCHE SCHALTUNG 审中-公开
    电子电路

    公开(公告)号：WO2009146850A1

    公开(公告)日：2009-12-10

    申请号：PCT/EP2009/003844

    申请日：2009-05-29

    Applicant: POLYIC GMBH & CO. KG ,  KNOBLOCH, Alexander ,  FIX, Walter

    Inventor： KNOBLOCH, Alexander ,  FIX, Walter

    IPC: H01L27/28 ,  H01L51/00

    CPC classification number: H01L27/283 ,  H01L51/0018 ,  H05K1/0393 ,  H05K1/16 ,  H05K1/162 ,  H05K3/28 ,  H05K2201/09763 ,  H05K2201/09909

    Abstract: Die Erfindung betrifft eine elektronische Schaltung (1, 10, 100, 101, 102), welche mindestens zwei, mittels Leiterbahnen miteinander verschaltete organische Bauelemente (I, II, III, IV, V) mit einem gemeinsamen Trägersubstrat (2) umfasst. Die Bauelemente (I, II, III, IV, V) und die Leiterbahnen sind aus Schichtlagen (3a, 3b, 3c, 3d) gebildet. Eine dem Trägersubstrat (2) abgewandte oberste Schichtlage (3d') der elektronischen Schaltung (1, 10, 100, 101, 102) ist musterförmig und aus einem elektrisch leitenden Material ausgebildet. Die musterförmige oberste Schichtlage (3d') ist auf ihrer dem Trägersubstrat (2) abgewandten Seite mit mindestens einer deckungsgleich zur obersten Schichtlage (3d') angeordneten Schutzschicht (4a, 4b, 4c, 4d) versehen. Die mindestens zwei organischen Bauelemente (I, II, III, IV, V) umfassen mindestens ein erstes Bauelement (I, II) eines ersten Bauelementtyps und mindestens ein zweites Bauelement (III, IV, V) eines dazu unterschiedlichen zweiten Bauelementtyps. Bauelemente (I, II) vom gleichen Bauelementtyp sind jeweils durch eine Schutzschicht (4a) gleicher Zusammensetzung und/oder gleichen Aufbaus geschützt.

    Abstract translation: 本发明涉及一种包括至少两个相互连接在一起的由导体的装置的电子电路（1，10，100，101，102）跟踪有机装置（I，II，III，IV，V）具有共同的载体衬底（2）。 组分（I，II，III，IV，V）和导体轨迹由形成层压层（3A，3B，3C，3D）的。 背离最上层远离所述电子电路（1，10，100，101，102）的（3D“）的一种载体基底（2）是图案状的和导电的材料形成。 图案化的顶层（3D“）的背离所述载体基板（2）侧与至少一个全等到顶层（3D远”）布置在设置保护层（4A，4B，4C，4D）。 所述至少两个有机组分（I，II，III，IV，V）包括至少一个第一部件类型的第一分量（I，II）和至少一种第二组分（III，IV，V）不同的第二成分的键入。 相同的组件类型的组件（I，II）由相同的组合物和/或受保护的相同的结构的保护层（4a）所示。

    インターポーザ
    108.
    发明申请
    インターポーザ 审中-公开
    INTERPOSER

    公开(公告)号：WO2008126738A1

    公开(公告)日：2008-10-23

    申请号：PCT/JP2008/056565

    申请日：2008-04-02

    Applicant: イビデン株式会社 ,  河野 秀一

    Inventor： 河野 秀一

    IPC: H01L23/32 ,  H01L23/12

    CPC classification number: H05K1/162 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K3/3436 ,  H05K3/423 ,  H05K2201/0179 ,  H05K2201/09763 ,  H05K2201/10378 ,  H05K2201/10734 ,  H05K2203/0733 ,  H01L2924/00

    Abstract: 　インターポーザ１０は、第１及び第２スルーホール１４，１６を有する基板本体１２と、第１及び第２スルーホール１４，１６の内面並びに基板本体１２の第１表面に形成された第１電極部２２に誘電体層２４と第２電極部２６とを積層してなるコンデンサ２０と、第１スルーホール１４内において第２電極部２６に囲まれて形成された空間内に電気絶縁材を充填してなる絶縁層１８と、この絶縁層１８を貫通し一端が第１電極部２２に電気的に接続されると共に第２電極部２６と電気的に絶縁されてなる第１ポスト４０とを備えている。この第１ポスト４０の両端には、それぞれ第１パッド３１と第２パッド３２が設けられている。一方、第２スルーホール１６内には、外周面が第２電極部２６に接する一方、第１電極部２２とは電気的に絶縁されてなる第２ポストを備える。この第２ポスト４２の両端には、それぞれ第３パッド３３と第４パッド３４が設けられている。

    Abstract translation: 插入件（10）设置有具有第一和第二通孔（14,16）的基板主体（12）。 电容器（20），其中在形成在第一和第二通孔（14,16）的内表面上的第一电极部分（22）上层压电介质层（24）和第二电极部分（26） 基板主体（12）的第一表面; 通过填充由第一通孔（14）中的第二电极部分（26）包围的空间形成的绝缘层（18），用电绝缘材料形成; 和穿过绝缘层（18）的第一柱（40），其一端电连接到第一电极部分（22）并与第二电极部分（26）电绝缘。 在第一柱（40）的两端分别布置有第一垫（31）和第二垫（32）。 在第二通孔（16）中，布置有与第二电极部分（26）连接并与第一电极部分（22）电绝缘的外周表面的第二柱体。 在第二柱（42）的两端分别布置有第三垫（33）和第四垫（34）。

    ENHANCED LOCALIZED DISTRIBUTIVE CAPACITANCE FOR CIRCUIT BOARDS
    110.
    发明申请
    ENHANCED LOCALIZED DISTRIBUTIVE CAPACITANCE FOR CIRCUIT BOARDS 审中-公开
    增强了电路板的局部分布电容

    公开(公告)号：WO2008098060A2

    公开(公告)日：2008-08-14

    申请号：PCT/US2008053193

    申请日：2008-02-06

    Applicant: SANMINA SCI CORP ,  BIUNNO NICHOLAS

    Inventor： BIUNNO NICHOLAS

    IPC: H05K1/16 ,  H05K3/30

    CPC classification number: H05K1/162 ,  H05K2201/09309 ,  H05K2201/09763 ,  H05K2201/10689 ,  H05K2201/10734 ,  Y10T29/4913

    Abstract: A multi-layered circuit board is provided having a buried capacitive layer and a device-specific embedded, localized, non-discrete, and distributive capacitive element. A printed circuit board is provided including (1) a first dielectric layer, (2) a first conductive layer coupled to a first surface of the first dielectric layer, (3) a second conductive layer coupled to a second surface of the first dielectric layer, and (4) a localized distributive non-discrete capacitive element adjacent the first conductive layer, wherein the capacitive element occupies a region that approximately coincides with a location over which a device to be coupled to the capacitive element is to be mounted. The embedded, localized, non-discrete, and distributive capacitive element may provide device-specific capacitance to suppress voltage/current noise for a particular device.

    Abstract translation: 提供具有埋入式电容层和器件专用嵌入式，局部化，非离散式和分布式电容元件的多层电路板。 提供印刷电路板，其包括（1）第一介电层，（2）耦合到第一介电层的第一表面的第一导电层，（3）耦合到第一介电层的第二表面的第二导电层 ，以及（4）与第一导电层相邻的局部分布式非离散电容元件，其中电容元件占据与将要耦合到电容元件的器件将被安装在其上的位置大致一致的区域。 嵌入式的，局部的，非离散的和分布式的电容元件可以提供设备特定的电容以抑制特定设备的电压/电流噪声。

Patent Agency Ranking