-
公开(公告)号：KR1019990034065A
公开(公告)日：1999-05-15
申请号：KR1019970055546
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/02
Abstract: 본 발명은 MOS 전력 소자의 제조 방법에 관한것으로서 높은 항복 전압을 갖는 고전압 전력 소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 온 저항값을 감소시킬 수 있는 전력 소자의 구조 및 소자의 제작 방법을 제시하였는데 그 방법은 드리프트 영역 표면에 얇은 P층을 새로운 방법으로 형성시켜 소오스와 연결시킨 이중 RESURF원리를 이용함으로써 온 저항값을 크게 개선할 수 있으며, 더욱이 P층 위에 기존의 로코스를 이용한 필드 산화막의 형성 대신에 CVD경사 식각방법을 이용함에 따라 P층의 농도 및 접합 깊이 조절이 용이하며 따라서 온 저항, 항복 전압 및 스텝 커버러지도 향상시킨다.
-
公开(公告)号：KR1019990020109A
公开(公告)日：1999-03-25
申请号：KR1019970043554
申请日：1997-08-30
Applicant: 한국전자통신연구원
IPC: G09G3/296
Abstract: 기체 플라즈마 발광 표시장치(PDP; Plasma Display Panel) 등의 평면 표시장치(FDP; Flat Display Panel) 구동용으로 사용되는 고전압 구동회로는 로직 레벨의 신호를 고전압의 신호로 변환시켜 출력시키는 기능을 한다. 일반적으로 이런 고전압 구동회로에서는 신호가 하이(high) 또는 로우(low) 상태로 유지되는 시간동안 흐르는 정적전류(static current)나 신호가 스위칭하는 과정에서 흐르는 과도전류(transient current)가 흐르게 된다. 이 두 전류의 흐름에 의하여 불필요한 전력소모가 발생하게 된다. 이러한 문제점을 해결하기 위하여 새로운 회로가 많이 개발되어 있으나 지금까지의 회로는 대부분 정적전류를 줄이기 위하여 고안되었다.
그러나, 본 발명에서는 이 구동회로 내에서 인가되는 상보(complementary)형 두 신호의 스위칭 시간을 조절하는 회로를 부가함으로써 과도전류의 흐름을 제거하였다.-
公开(公告)号：KR1019980048922A
公开(公告)日：1998-09-15
申请号：KR1019960067576
申请日：1996-12-18
Applicant: 한국전자통신연구원
IPC: H01L27/085
Abstract: 본 발명은 SOI(Silicon On Insulator) 구조를 이용한 소오스-표류영역-드레인이 수평으로 배치된 100V급 이상의 전계효과(field effect) 고압소자(high voltage device)를 제조하는데 있어서, 소자의 전류 누설을 방지하기 위한 것으로, SOI(Silicon On Insulator)의 구조를 가지는 기판상에 활성영역을 정의하는 수직 격리 트랜치와, 상기 수직 격리 트랜치의 내측에 형성되는 수직 격리 트랜치 산화막과, 상기 활성영역에 수평으로 형성된 소오스, 표류영역 및 드레인과, 상기 소오스와 표류영역의 경계부의 상측에 형성되는 수평 게이트를 포함하며, 상기 수평 게이트의 하측 기판내에 소정간격으로 이격되어 형성되며, 수직 격리 트랜치의 게이트 산화막에 의해 기판과 절연되어 소정의 면적으로 형성되는 복수의 수직 트랜치 게이트를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980044982A
公开(公告)日：1998-09-15
申请号：KR1019960063139
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H01L21/8248
Abstract: 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 고내압 고주파용 아날로그/디지탈 바이폴라 소자, 디지탈 회로용 CMOS 소자, 고내압용 LDMOS 및 대전류용 VDMOS 소자를 one-chip하는 공정 기술을 구현하였으며, 스마트 IC(Smart IC)의 신호 처리용으로 주로 사용되는 바이폴라 소자의 성능 향상을 위하여 PAS를 이용한 고집적도, 고주파용 PSA 소자 제조 과정을 구현하였으며 동시에 20V급 이상의 고내압 바이폴라 소자의 공정 과정도 수용하였다. 또한 집적화가 용이하도록 VDMOS의 드레인 전극을 기판이 아닌 평면위에서 배선하도록 공정 설계를 하였고, 이 과정에서 VDMOS의 on-저항 특성 향상과 바이폴라 소자의 콜렉터 직렬 저항 감소를 위해 요구되는 sink 확산 공정시 측면 확산에 의ㅎ한 전기적 특성 저하를 방지하기 위하여 이중 트랜치 공정을 사용한 BCD 소자의 제조 방법이 제시된다.
-
公开(公告)号：KR1019980036106A
公开(公告)日：1998-08-05
申请号：KR1019960054589
申请日：1996-11-15
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 실리콘 반도체를 이용한 100V급 이상의 MOS(Metal Oxide Semiconductor)형의 고압 소자인 SOI(Silicon On Insulator) 구조의 LDMOS(Lateral Double diffused MOS)를 제조하는데 있어서 소자의 전류 구동력을 개선하기 위한 것이다. 고압 소자에서는 드레인에 인가된 고전압을 주위의 낮은 배경전압에 대하여 전압항복없이 지탱시키는 방법으로서 종래는 SOI의 기판과 트렌치(trench) 구조와 같은 수직 절연막의 벽을 이용하였다. 그러나 이 수직 절연막은 소자 외부에 대해서는 절연이 가능하지만 소자 내부의 채널영역의 보호는 불가능하여 SOI상의 활성층의 두께를 얇게 할 수밖에 없었고, 이렇게 할 경우에는 소자의 전류 구동 능력이 현저하게 감소하였다. 본 발명에서는 SOI 활성층의 두께를 유지하면서도 소자의 내부의 채널영역의 보호를 위하여, 기존의 수평 게이트외에 다시 트렌치형의 수직 게이트를 추가로 형성시켜 다리(bridge)형의 게이트를 만들어 줌으로써 소자 내부의 표류영역과 소오스간의 전류단락(punch through)과, 표류영역과 채널영역간의 접합(junction) 전압항복을 방지할 수 있어 고압에서도 낮은 동작저항(R
on )과 높은 전류 구동력을 갖는 SOI형 LDMOS를 제작할 수가 있다.-
Patent Agency Ranking
公开(公告)号：KR100138853B1
公开(公告)日：1998-06-01
申请号：KR1019940028804
申请日：1994-11-03
Applicant: 한국전자통신연구원
IPC: H01L21/265 , H01L21/31
Abstract: 본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD; inter metal dielelectric)으로 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로서, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H
2 O를 제거한다.-
公开(公告)号：KR100119272B1
公开(公告)日：1997-09-30
申请号：KR1019930026309
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/027
Abstract: A mixed processing method coupled to a high production of optical stepper and a high resolution of electron exposure system is disclosed. The mixed processing method comprises the steps of: coating a photo-resist(4) on a wafer(1) having a silicon oxide(2) and a polysilicon layer(3) and soft baking; successively performing alignment and exposure using the optical stepper and the e-beam; and developing the exposed portion(5) using alkali developer and hard baking. Thereby, it is possible to decrease the processing steps by using successively the optical stepper and the e-beam.
Abstract translation: 公开了一种混合处理方法，其结合高产量的光学步进器和高分辨率的电子曝光系统。 混合处理方法包括以下步骤：在具有氧化硅（2）和多晶硅层（3）的晶片（1）上涂覆光致抗蚀剂（4）并进行软烘烤; 使用光学步进机和电子束连续执行对准和曝光; 并使用碱显影剂和硬烘烤显影曝光部分（5）。 由此，可以依次使用光学步进机和电子束来减少处理步骤。
-
-
公开(公告)号：KR1019960019571A
公开(公告)日：1996-06-17
申请号：KR1019940028976
申请日：1994-11-05
Applicant: 한국전자통신연구원
IPC: H01L21/31 , H01L21/316
Abstract: 본 발명은 반도체 소자제조용 절연막을 제조하기 위한 장치에 관한 것으로 특히 산화막 성장속도를 빠르게할 뿐만 아니라 저온에서도 박막 균일도가 우수한 산화막을 형성하거나 저온에서 열처리를 하기 위한 오존고압산화방법에 관한 것이다.
종래의 열산화 방법은 800℃ 이하의 온도에서 열산화막을 성장시킬 경우 너무 성장속도가 느리며 공정이 어렵고, 600℃ 이하의 저온절연막 방법은 실리콘 기판과 산화막 사이의 계면이 불균하고 전기적인 특성과 박막의 균일도가 좋지 못한 문제점 등이 발생하였다.
본 발명은 상술한 문제점들을 극복하기 위한 것으로 공정가스로 오존(O
3 )과 산소를 사용하고 여기에 자외선을 조사하므로써 산화속도를 증가시키고 보다 낮은 온도에서 양질의 산화막이 성장되도록 한 것이다. -
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.023 seconds)
