-
公开(公告)号：KR100135012B1
公开(公告)日：1998-04-25
申请号：KR1019940036368
申请日：1994-12-23
IPC: H03K19/00
Abstract: 본 발명에 따른 전류형 차동 논리회로는 전류원, 두개의 NMOS 회로 및 부하로 구성된다.
두 개의 NMOS 회로 중 하나는 일반적인 스태틱 CMOS 논리회로의 NMOS 부분과 동일하며, 다른 하나는 일반적인 스태틱 CMOS 논리회로의 PMOS를 동일한 기능을 갖도록 NMOS로 대치한 것이다.
부하는 저항 혹은 PMOS 등으로 구성되며 논리신호는 차동신호이다. 전류형 차동 논리회로에서는 VDD 전원에서 Vss로 전류원에 의한 일정한 전류가 흐르기 때문에 출력단의 상태 변화시 전류 스파이크가 종래의 회로에 비해 매우 개선된다.-
公开(公告)号：KR1019970055184A
公开(公告)日：1997-07-31
申请号：KR1019950047419
申请日：1995-12-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 저전압 전원에서 동작하며 전력소모가 적고 출력전압의 스윙범위가 넓은 CMOS를 사용하여 트랜스컨덕턴스(trnasconductacne)를 얻고자 하는 저전압 CMOS 트랜스컨덕턴스 장치에 관한 것으로서, 그 특징은 저전압에서 사용되고 저전력 소모를 위하여 CMOS를 사용하여 입력전압을 출력전류로 변환하는 트랜스 컨덕턴스 장치에 있어서, 제1트랜지스터의 게이트와 제2트랜지스터의 게이트는 각각 양 및 음의 입력단자로 사용되고 소소는 모두 접지에 연결되며 각 드레인을 통하여 양 및 음의 전류 출력이 나타나며, 제1트랜지스터의 드레인과 제2트랜지스터의 드레인 각각을 통하여 나타난 양 및 음의 출력전류가 게이트가 서로 연결되어 있는 제3트랜지스터와 제4트랜지스터 각각의 소스로 입력되어 각 드레인으로 출력되며, 제3트랜지스터의 드레인과 제4 트랜지스터의 드레인 각각을 통하여 나타난 양 및 음의 출력전류가 게이트가 서로 연결되어 있고 소스가 전원에 연결되어 있는 제11트랜지스터와 제12트랜지스터 각각의 드레인으로 입력되고 또한 게이트가 서로 연결되어 있고 각 드레인이 출력으로 연결되어 있는 제9트랜지스터와 제10트랜지스터 각각의 소스 각각으로도 입력되며, 게이트가 서로 연결되어 있으며 소스가 모두 접지로 연결되어 있는 제5트랜지스터와 제6트랜지스터 각각의 드레인이 게이트가 서로 연결되어 있는 제7트랜지스터와 제8트랜지스터 각각의 소스와 연결되어 있으며, 제7트랜지스터의 드레인과 제8트랜지스터의 드레인과 제9트랜지스터의 드레인과 제10트랜지스터의 드레인이 서로 연결되어 있는 단자를 통하여 전류가 출력되는 데에 있으므로, 본 발명은 저전압 전원에서 작하며 전력소모가 적고 출력 전압의 스윙 범위가 넓어서, 휴대 전화기와 같이 저전압이 요구되는 휴대용 전자 통신기에 유용하다는데에 그 효과가 있다.
-
公开(公告)号：KR1019960013300B1
公开(公告)日：1996-10-02
申请号：KR1019930027634
申请日：1993-12-14
Applicant: 한국전자통신연구원
Inventor： 송원철
IPC: H04L25/06
Abstract: THe circuit is for optimizing switches and for driving circuit of the current cell to prevent the creating of glitches on the output of the digital-to-analog converter(DAC). The switching circuit includes a first transistor(N1) for switching, a compensating capacitor(Cc) connected between the source and the gate of the transistor(N1), and a second transistor(N2) switching ON and OFF at the same time by reducing the ON time.
Abstract translation: 该电路用于优化开关和当前单元的驱动电路，以防止在数模转换器（DAC）的输出端产生毛刺。 开关电路包括用于切换的第一晶体管（N1），连接在晶体管（N1）的源极和栅极之间的补偿电容器（Cc）和通过减少同时导通和断开的第二晶体管（N2） 接通时间。
-
公开(公告)号：KR1019960005196B1
公开(公告)日：1996-04-22
申请号：KR1019930026314
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H03K5/22
CPC classification number: H03K3/356156 , G11C7/062 , H03F3/45076 , H03K3/356139 , H03K3/356191 , H03K5/2481 , H03K5/249
Abstract: The comparator circuit for low power-consumption comprises: a 1st TR and a 2nd TR for converting the 1st and the 2nd input voltage signal into a 1st and a 2nd current signal respectively; a 3rd TR and a 4th TR for switching and not transmitting the operation of the first and the second input voltage signal into a 1st and 2nd output stage by cutting off respectively the flow of the 1st and 2nd current signal; a 5th and a 6th TR for determining respectively a logic level of the 1st and the 2nd input voltage signals by amplifying the 1st and the 2nd current signals converted from the 1st TR and the 2nd TR according to the 1st and the 2nd input voltage signals, and having forward feedback structure; a 7th and 8th TR for maintaining constant level state of voltage respectively of the 1st and the 2nd output stage where the 5th and the 6th TR don't latch operation according to the logic level respectively from the 5th and the 6th TR; and a 9th and a 10th TR for feedbacking not to flow into the ground a current of steady state by constant level state current feedback of the 1st and the 2nd output port respectively maintained by the 7th and the 8th TR.
Abstract translation: 用于低功耗的比较器电路包括：第一TR和第二TR，用于分别将第一和第二输入电压信号转换为第一和第二电流信号; 第三TR和第四TR，用于切换并且不通过分别切断第一和第二电流信号的流动而将第一和第二输入电压信号的操作传送到第一和第二输出级; 第五和第六TR，用于通过根据第一和第二输入电压信号放大从第一TR和第二TR转换的第一和第二电流信号来分别确定第一和第二输入电压信号的逻辑电平， 并具有前向反馈结构; 第七和第八TR，分别保持第一和第二输出级的恒定电平状态，其中第五和第六TR不分别根据第五和第六TR的逻辑电平锁存操作; 以及分别由第7和第8 TR保持的第1输出端口和第2输出端口的恒定电平状态电流反馈来反馈不流入地电平稳态的第9和第10 TR。
-
-
Patent Agency Ranking
公开(公告)号：KR1019950002212A
公开(公告)日：1995-01-04
申请号：KR1019930012200
申请日：1993-06-30
Inventor： 송원철
IPC: H03K3/282
Abstract: 본 발명은 바이폴라소자로 이루어지는 반도체집적회로의 전류복사회로에 관한 것으로, 주전류복사회로(10)와 이 회로(10)를 통하여 흐르는 전류의 오차를 보정해 주는 보조전류복사회로(20)를 포함하고, 두 복사회로(10,20)는 동일한 구조를 가지며, 제1전원과 보조전류복사회로(20) 입력단 및 출력단 사이에는 두전류원(40,50)이 각각 연결되어 주복사회로(10)의 입력단과 전류원(30)이 연결됨과 아울러 보조전류복사회로(20)의 출력단이 함께 연결되어 있어 트랜지스터(13,14)의 베이스전류를 상쇄시켜주어 정밀한 복사기능과 낮은 전압에서도 동작을 가능케 한다.
-
-
-
-
公开(公告)号：KR1019930015341A
公开(公告)日：1993-07-24
申请号：KR1019910024253
申请日：1991-12-24
IPC: H03K19/00
Abstract: 본 발명은 매우 빠른 동작을 요구하는 컴퓨터나 통신기기에 사용되는 ECL(Emitter Coupled Logic) 논리회로에 관한 것으로서, 특히 빠른시간에 신호를 전달하여 신호전달 시간을 단축하기 위한 능동부하를 사용한 ECL 논리회로를 제공해주므로써 기존의 방법보다 스위칭 속도를 개선시켜 주는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.023 seconds)
