公开(公告)号：CN101657072B

公开(公告)日：2011-12-21

申请号：CN200810304044.8

申请日：2008-08-19

Applicant: 富葵精密组件(深圳)有限公司 ,  鸿胜科技股份有限公司

Inventor： 蔡崇仁 ,  黄昱程 ,  张宏毅 ,  林承贤

IPC: H05K3/42

CPC classification number: H05K3/427 ,  H05K3/421 ,  H05K3/423 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2203/025 ,  H05K2203/0346

Abstract: 本发明提供一种电路板制作方法，其包括以下步骤：提供包括基材层与形成在基材层两相对表面的第一导电层与第二导电层的电路基板，该电路基板形成有预制孔。在该预制孔的孔壁及第一导电层与第二导电层的表面化学镀金属层。在形成在该第一导电层与第二导电层表面的金属层表面分别形成光阻层，使预制孔外露，当第一导电层的厚度为n时，所述第一导电层上的金属层表面形成的光阻层的厚度为n+20微米至n+50微米之间。在该预制孔内电镀导电金属，并将该预制孔填满，去除光阻层。对所述导电金属进行碾压，使得所述导电金属自第一导电层与第二导电层表面的金属层向外延伸的部分被压平整。该电路板制作方法可提高电路板制作质量。

公开(公告)号：CN102281712A

公开(公告)日：2011-12-14

申请号：CN201110080398.0

申请日：2011-03-31

Applicant: 富士通株式会社

Inventor： 吉村英明

IPC: H05K1/11 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K3/4623 ,  H05K2201/0195 ,  H05K2201/09563 ,  H05K2203/061 ,  Y10T29/49128

Abstract: 本发明提供一种叠层电路基板、粘结片及它们的制造方法，该叠层电路基板包括：第一布线基板，该第一布线基板包括形成在该第一布线基板上的第一焊盘；第二布线基板，该第二布线基板包括形成在该第二布线基板上的第二焊盘；以及粘结层，该粘结层置于所述第一布线基板和所述第二布线基板之间，其中，所述粘结层利用导电材料将所述第一焊盘电连接至所述第二焊盘，其中，所述粘结层具有前侧层、后侧层和中间层，并且所述中间层具有比所述前侧层和所述后侧层更高的粘度。

公开(公告)号：CN101803481B

公开(公告)日：2011-11-30

申请号：CN200780100600.3

申请日：2007-07-13

Applicant: 揖斐电株式会社

Inventor： 高桥通昌 ,  青山雅一

IPC: H05K3/46

CPC classification number: H05K3/4691 ,  H05K1/0366 ,  H05K3/0035 ,  H05K3/0052 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0191 ,  H05K2201/0209 ,  H05K2201/091 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09845 ,  H05K2201/09909 ,  H05K2203/1536

Abstract: 一种布线基板(19)，层叠以下部分而构成：第一基板(1)；第二基板(2)，其安装面积小于第一基板(1)；以及基底基板(3)，其被设于第一基板(1)与第二基板(2)之间，其中，该布线基板(19)的外周的至少一部分的厚度形成为比中央部的厚度薄。通路孔(44)被设于第一基板(1)和第二基板(2)中的至少一个。基底基板(3)的仅与第一基板(1)接合的部分的厚度比被第一基板(1)和第二基板(2)夹持的部分的厚度小。

公开(公告)号：CN1941339B

公开(公告)日：2011-09-14

申请号：CN200610159955.7

申请日：2006-09-28

Applicant: TDK株式会社

Inventor： 川畑贤一 ,  森田高章

IPC: H01L23/48 ,  H01L21/48 ,  H05K1/00 ,  H05K3/00

CPC classification number: H01L23/5389 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/544 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L2221/68368 ,  H01L2223/54473 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/1134 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13171 ,  H01L2224/24225 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/83132 ,  H01L2224/83136 ,  H01L2224/92244 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H05K1/185 ,  H05K3/4652 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/09918 ,  H05K2201/10674 ,  H05K2203/016 ,  H05K2203/1469 ,  H05K2203/166 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 本发明提供了嵌入有半导体IC的基板及其制造方法。一种适合嵌入其中电极间距非常窄的半导体IC的嵌入有半导体IC的基板。该基板包括：其中在主表面(120a)上设置有柱状凸点(121)的半导体IC(120)；用于覆盖半导体IC(120)的主表面(120a)的第一树脂层(111)；以及用于覆盖半导体IC(120)的背面(120b)的第二树脂层(112)。半导体IC(120)的柱状凸点(121)从第一树脂层(111)的表面凸起。用于使柱状凸点(121)从第一树脂层(111)的表面凸起的的方法可以包括使用湿法喷砂方法使第一树脂层(111)的厚度整体减小。由此，即使在半导体IC(120)的电极间距窄时也可以适当地暴露出柱状凸点(121)。

公开(公告)号：CN102171788A

公开(公告)日：2011-08-31

申请号：CN200980139243.0

申请日：2009-10-09

Applicant: 英特尔公司

Inventor： J·居泽尔 ,  Y·李

IPC: H01L21/027

CPC classification number: H05K1/0296 ,  C25D5/02 ,  C25D5/34 ,  H01L23/49541 ,  H01L23/49582 ,  H01L2924/0002 ,  H05K1/0265 ,  H05K1/09 ,  H05K1/181 ,  H05K3/0026 ,  H05K3/0032 ,  H05K3/02 ,  H05K3/045 ,  H05K3/107 ,  H05K3/108 ,  H05K3/188 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/09727 ,  H05K2203/0542 ,  Y10T29/49156 ,  H01L2924/00

Abstract: 在某些实施例中，提出了利用混合激光投影构图(LPP)和半加成构图(SAP)的同层微电子电路构图。在这点上，介绍了包括利用LPP对叠层基板表面的第一密度区域进行构图、利用SAP对叠层基板表面的第二密度区域进行构图、以及对叠层基板表面的第一和第二密度区域进行镀覆的一种方法，其中跨过第一和第二密度区域的部件直接耦合。还公开了并要求保护其他实施例。

公开(公告)号：CN102150246A

公开(公告)日：2011-08-10

申请号：CN200980130037.3

申请日：2009-08-26

Applicant: 大日本印刷株式会社

Inventor： 前川慎志 ,  铃木美雪

IPC: H01L21/3205 ,  H01L21/288 ,  H01L23/52 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L29/84 ,  H05K1/11 ,  H05K3/40

CPC classification number: H05K3/423 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16235 ,  H01L2224/48091 ,  H01L2224/73257 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H05K3/426 ,  H05K3/445 ,  H05K2201/09563 ,  H05K2203/1476 ,  H05K2203/1492 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种贯通电极基板及使用着该贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。本发明的贯通电极基板(100)具备具有贯通表面和背面的贯通孔(104)的基板(102)；和填充在贯通孔(104)内并含有金属材料的导通部(106)，导通部(106)至少包含面积加权后的平均晶粒直径为13μm以上的金属材料。另外，导通部(106)包含晶粒直径为29μm以上的金属材料。此外，导通部的一端含有面积加权后的平均晶粒直径比13μm小的金属材料，导通部的另一端至少含有面积加权后的平均晶粒直径为13μm以上的金属材料。

公开(公告)号：CN102118919A

公开(公告)日：2011-07-06

申请号：CN201010601613.2

申请日：2010-12-20

Applicant: 瑞萨电子株式会社

Inventor： 川野连也 ,  副岛康志

IPC: H05K1/11 ,  H05K3/46 ,  H05K3/40

CPC classification number: H05K3/4682 ,  H01L21/4846 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H05K3/205 ,  H05K3/4644 ,  H05K3/4647 ,  H05K2201/09481 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09781 ,  H05K2201/10545 ,  H05K2201/10674 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 提供了一种电子器件和电子器件的制造方法。多层布线衬底具有其中层压第一布线层和第二布线层的构造，其中，第一布线层包括形成在第一绝缘膜中且形成为暴露在第二表面侧的多个第一导电部件，第二布线层包括在与第二表面相反的侧上的第一表面侧上形成的第二绝缘膜中形成的多个第二导电部件。多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个。多个第一导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个，但是包括没有形成与连接的第二导电部件连接的电流路径的虚导电部件。

公开(公告)号：CN101341278B

公开(公告)日：2011-07-06

申请号：CN200780000835.5

申请日：2007-02-20

Applicant: 揖斐电株式会社

Inventor： 中井通 ,  川合悟

IPC: C25D5/22 ,  C25D5/16 ,  C25D7/00 ,  C25D7/06 ,  C25D17/00 ,  H05K3/42

CPC classification number: H05K3/423 ,  C25D5/02 ,  C25D5/16 ,  C25D5/22 ,  C25D7/06 ,  C25D17/005 ,  H05K3/421 ,  H05K3/429 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2203/0143 ,  H05K2203/0257 ,  H05K2203/1545

Abstract: 本发明提供一种镀敷装置及镀敷方法，该镀敷装置及镀敷方法能形成表面凹凸量为7μm以下的填孔。通过直接接触具有挠性的绝缘性接触体(18)，与以往的发泡、向基板喷射镀敷液的搅拌方法相比，能使扩散层(镀敷成分、添加剂浓度薄的区域)变薄。因此，与以往的搅拌方法相比，在除了导通孔(36)内部(凹内)以外的被镀敷表面容易多附着包含于镀敷液成分中的抑制剂。与此相对，由于导通孔(36)的内部(凹内)比扩散层的厚度厚出了导通孔(36)(凹)的深度那么多的量，因此，导通孔(36)的内部(凹内)与以往的搅拌方法同样难以附着抑制剂。因此，导通孔(36)内部(凹部)与它以外的部分相比镀敷膜成长速度快。

公开(公告)号：CN101286454B

公开(公告)日：2011-03-30

申请号：CN200710039305.3

申请日：2007-04-10

Applicant: 上海美维科技有限公司

Inventor： 程凡雄 ,  陈培峰 ,  付海涛 ,  罗永红

IPC: H01L21/48 ,  H05K3/46

CPC classification number: H05K3/4644 ,  H05K3/108 ,  H05K3/421 ,  H05K2201/09563 ,  H05K2203/025 ,  H05K2203/1476

Abstract: 印制电路板的制作方法，基于电镀填孔和半加成法形成层间互连和精细线路，具体步骤是：1.在基板上制作介质层；2.在介质层中制作盲孔结构；3.完成盲孔结构后，制作导电的第一种子层；4.采用电镀填孔的方法制作实心导电过孔，在电镀填孔过程中在第一种子层上生长覆盖了一铜层；5.去除上述第一种子层及上面的铜层，保留实心导电过孔中的实心铜柱；6.制作半加成法制作线路的第二种子层；7.贴感光薄膜，通过图形转移形成抗镀层，显露出线路图；8.加厚线路图中的线路；9.去掉感光薄膜以及去除裸露的第二种子层，保留加厚线路，形成所需要的导电图形。10.在新形成的线路面上重复上述步骤1-9的操作，完成后续线路层精细线路制作和层间实心导电过孔连接。

公开(公告)号：CN101911848A

公开(公告)日：2010-12-08

申请号：CN200880122597.X

申请日：2008-12-19

Applicant: 古河电气工业株式会社

Inventor： 座间悟 ,  大贺贤一 ,  橘昭赖

IPC: H05K3/46

CPC classification number: H05K3/4614 ,  H05K3/281 ,  H05K3/426 ,  H05K3/4617 ,  H05K3/462 ,  H05K3/4632 ,  H05K2201/0129 ,  H05K2201/035 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2203/063 ,  Y10T156/10

Abstract: 多层印刷基板(10)具备3个单面导体图案薄膜(16)，该3个单面导体图案薄膜(16)分别具有形成于具有贯通孔(11)的树脂薄膜(12)的单面的导体图案(13)、及在贯通孔(11)中与导体图案(13)一体地填充形成有导体(14)的填充贯通孔(15)。这些单面导体图案薄膜(16)以上下方向相同的方式来重叠。各单面导体图案薄膜(16)的导体图案(13)是经由填充贯通孔(15)来电连接。由于各单面导体图案薄膜(16)的导体图案(13)是经由填充贯通孔(15)来层间连接，因此层间连接可靠性高。