-
公开(公告)号：KR1019990042167A
公开(公告)日：1999-06-15
申请号：KR1019970062890
申请日：1997-11-25
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 삼극형 전계 방출 소자의 제조 방법에 관한 것으로 특히, 트랜스퍼 몰드 방법으로 에미터 팁과 높이가 일치되도록 게이트 전극을 미리 형성하는 방법에 관한 것이다.
종래의 트랜스퍼 몰드 방법에 의한 전계 방출 소자의 제조 방법에서는 게이트 전극을 미리 만들지 않거나, 만들더라도 게이트 전극과 에미터 팁끝의 높이를 일치시키지 못하는 문제점이 발생한다.
본 발명에서는 게이트 전극을 미리 형성시키고 게이트 절연막을 제어하여 에미터 팁을 형성시키는 트랜스퍼 몰드 방법으로 전계 방출 소자를 제조하므로, 게이트 전극과 에미터 팁 끝의 높이를 일치시킬 수 있으며, 높이 대 폭의 비율이 높은 팁을 제조할 수 있어서 팁과 게이트를 근접 시키면서 게이트와 캐소드 간의 간격은 멀리 하여 게이트 캐소드 간의 누설 전류가 작은 구조를 형성 시킬 수 있다.-
公开(公告)号：KR100175354B1
公开(公告)日：1999-02-01
申请号：KR1019950052668
申请日：1995-12-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계 방출소자의 제조방법에 관한 것으로서, 불순물이 고농도로 도핑된 실리콘 기판이 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘 기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘 기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 팁에 형성된 산화막의 표면에 측벽을 형성하고 상기 측벽이 형성되지 않은 부분의 산화막을 두껍게 성장시켜 제1게이트 절연막을 형성하는 공정과, 상기 산화막과 제1게이트 절연막의 상부에 CVD 방법으로 제2게이트 절연막을 공정과, 상기 제2게이트 절연막의 상부에 게이트 전극을 형성하고 이 게이트 전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막� � 형성하는 공정과, 상기 희생막을 에치 백하여 제거함과 동시에 상기 팁과 대응하는 부분의 게이트 전극을 제거하여 상기 제2게이트 절연막을 노출시키는 공정과, 상기 게이트 전극을 식각 마스크로 사용하여 상기 제1및 제2게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 측방향으로도 제거되어 게이트 전극이 오버 행되도록 습식 식각하여 상기 팁을 노출시키는 공정을 구비한다.
따라서, 팁과 게이트 전극을 자기 정렬시켜 팁과 게이트 전극의 간격을 일정하여 전계가 방출되는 방향을 일정하게 하고, 또한, 전계 방출 전류의 균일도를 향상시킬 수 있다.-
公开(公告)号：KR1019980050943A
公开(公告)日：1998-09-15
申请号：KR1019960069791
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전자 방출 디스플레이에 관한 것으로, 하나의 절연성 기판 위에 화소 어레이와 스캔 및 데이터 구동회로가 집적화되어 있는 전계 에미터 패널을 제공하여, 고화질 및 고밀도의 전계 방출 디스플레이를 저가격으로 제조 가능하도록 하고자한다. 본 발명에서는 상기 화소 어레이의 전계방출소자를 절연성 기판 위에 형성된 실리콘 전계방출소자로 구성함으로써, 상기 스캔 구동 회로 및 데이터 구동 회로의 기본 회로로 사용되는 상보형 다결정 실리콘 박막 트랜지스터를 상기 화소 어레이가 형성되어 있는 기판에 쉽게 집적화 시킬 수 있다. 또한, 상기 화소 어레이의 각 화소에 하나의 고전압 박막 트랜지스터를 부착시키고, 디스플레이의 신호를 상기 고전압 박막 트랜지스터를 통해 인가함으로써 상기 스캔 및 데이터 구동 회로의 저전압화가 가능하고, 아울러 고전압이 아닌 통상의 구동 전압에서 고속으로 동작하는 상보형 다결정 박막 트랜지스터로 상기 스캔 및 데이터 구동 회로를 보다 쉽게 구현할 수 있다
-
公开(公告)号：KR100122438B1
公开(公告)日：1997-11-12
申请号：KR1019930026794
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L27/10
Abstract: A fabrication method of FPGA is provided to improve reliability of filament formed in insulator between inter-metal layers. The method comprises the steps of: sequentially forming an W layer(6), TiW layer(10) for barrier metal, a silicon oxide(11), a silicon nitride(8), and an Al metal(12) for mask on a silicon substrate(9); defining a filament region and selective etching the Al metal(12); etching the silicon nitride(8) to form pillar; depositing a nitride layer(14); and forming a TiW pattern(15) and an Al pattern(7) to concentrate a programable region due to the differences of inter-metal insulators. Thereby, it is possible to easily control the structure of filament region.
Abstract translation: 提供FPGA的制造方法，以提高金属间绝缘体中形成的灯丝的可靠性。 该方法包括以下步骤：顺序地形成W层（6），用于阻挡金属的TiW层（10），氧化硅（11），氮化硅（8）和用于掩模的Al金属（12） 硅基板（9）; 限定长丝区域和选择性蚀刻Al金属（12）; 蚀刻氮化硅（8）以形成柱; 沉积氮化物层（14）; 以及由于金属间绝缘体的差异而形成TiW图案（15）和Al图案（7）以集中可编程区域。 由此，可以容易地控制灯丝区域的结构。
-
-
Patent Agency Ranking
公开(公告)号：KR1019970010770B1
公开(公告)日：1997-06-30
申请号：KR1019930026783
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/66
Abstract: The method for manufacturing a slit(10) to analyze microregion(21) of semiconductor device and analyzing microregion(21) by x-ray refraction and the slit(10) consists of steps; 1) gliding a thin disk(150-200 Pm) to 10-20 Pm disk having concave which diameter is below 10mm; 2) forming holes on the center of a disk by using cutter; 3) emitting x-ray to a region(21) to analyze and another region(21) is covered by the slit(10); and detecting a refraction peak caused by the step(1) to analyzing the microregion(21).
Abstract translation: 用于制造用于分析半导体器件的微区（21）并通过X射线折射和狭缝（10）分析微区（21）的狭缝（10）的方法包括步骤： 1）将一个薄盘（150-200Pm）滑到具有低于10mm直径的凹面的10-20Pm盘; 2）使用切割机在圆盘的中心形成孔; 3）将x射线发射到区域（21）以进行分析，并且另一区域（21）被狭缝（10）覆盖; 以及检测由步骤（1）引起的分析微区域（21）的折射峰值。
-
公开(公告)号：KR100116428B1
公开(公告)日：1997-06-16
申请号：KR1019930026788
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/027
-
公开(公告)号：KR1019970004477B1
公开(公告)日：1997-03-28
申请号：KR1019930026788
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/027
Abstract: A method of fabricating an inductor of a GaAs compound semiconductor integrate circuit includes the first step of forming an inductor shape in a second exposed layer 7 formed on a substrate 1, depositing double metal layers 8 thereon, and forming a final inductor shape in a third exposed layer 9, the second step of dipping the substrate into a plating solution to grow a gold line through electric plating, removing the third exposed layer 9 using plasma 13 mixed of oxygen and helium, and removing the double metal layers 8, and third step of removing the second exposed layer 7 to form an inductor. A method of forming a contact hole includes the first step of depositing a nitride layer 2 on a substrate 1 and forming a first exposed layer 3, the second step of removing the surface remnants of the exposed layer using plasma mixed of oxygen and helium in the vacuum, and third step of forming a contact hole 5 penetrating two metal layers.
Abstract translation: 一种制造GaAs化合物半导体集成电路的电感器的方法包括在形成于基板1上的第二暴露层7中形成电感器形状的第一步骤，在其上沉积双金属层8，并在第三层中形成最终的电感器形状 将基板浸入电镀溶液中以通过电镀生长金线的第二步骤，使用混合氧和氦的等离子体13除去第三暴露层9，并除去双金属层8，第三步骤 去除第二暴露层7以形成电感器。 形成接触孔的方法包括在衬底1上沉积氮化物层2并形成第一暴露层3的第一步骤，第二步骤是使用在氧和氦中混合的等离子体来除去暴露层的表面残留物 真空和形成穿过两个金属层的接触孔5的第三步骤。
-
公开(公告)号：KR100110351B1
公开(公告)日：1997-01-09
申请号：KR1019920025024
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/447
-
公开(公告)号：KR1019960013625B1
公开(公告)日：1996-10-10
申请号：KR1019920025024
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/447
Abstract: a cover(12a) with a handle(12d) to lift the vacuum container; a main vacuum chamber(12) that is formed under the cover(12a); a deposition tub(13); a lower tub(12b) where a contact stand(13b) for connecting and fixing the deposition tub is provided; a sample piece plate(14); means(14b and 15), for moving the sample piece plate upward and downward mounted on the cover(12a), with a raising stand(14b) and a raising handle(15); a rotation driving means(15a) for rotating the sample piece plate(14); and an auxiliary vacuum chamber(12c) having a lid(28) and a nitrogen inlet(24) formed thereon, and a handle to move the deposition tub(13) and sample piece plate(14) right and left.
Abstract translation: 具有提升真空容器的手柄（12d）的盖（12a）; 形成在所述盖（12a）下方的主真空室（12）; 沉积浴缸（13）; 提供用于连接和固定沉积槽的接触支架（13b）的下部桶（12b）; 样品片（14）; 用于通过升高支架（14b）和升高手柄（15）将样品板上下移动安装在盖（12a）上的装置（14b和15）; 用于旋转样品片（14）的旋转驱动装置（15a）; 以及具有形成在其上的盖（28）和氮气入口（24）的辅助真空室（12c）和用于使沉积槽（13）和样品板（14）左右移动的手柄。
-
-
-
-
-
-
-
-
-
Search Results
391
records
(took 0.023 seconds)
