Abstract:
반도체 칩의 단면적을 줄일 수 있는 반도체 패키지가 제공된다. 상기 반도체 패키지에 따르면, 기판; 및 상기 기판 상에 배치된 반도체 칩;을 포함한다. 상기 반도체 칩은 그 일면 상에 칩 얼라인 마크(chip alignment mark)가 형성되고, 상기 기판은 그 일면 상에 배선패턴이 형성되며, 상기 칩 얼라인 마크는 상기 배선패턴과 본딩(bonding)된다. 칩 얼라인 마크, 기판 얼라인 마크, 더미 배선패턴, 라우팅 배선, 범프
Abstract:
반도체 칩을 실장하기 위한 배선기판은 베이스 필름, 다수개의 제1 배선들 및 다수개의 제2 배선들을 포함한다. 상기 베이스 필름은 반도체 칩이 실장되는 칩 실장 영역을 갖는다. 상기 제1 배선들은 상기 칩 실장 영역으로부터 제1 방향을 따라 연장 형성되며, 상기 제1 방향에 대하여 경사진 제2 방향을 따라 연장되어 상기 반도체 칩과 전기적으로 연결되는 제1 접합 단부를 갖는다. 상기 제2 배선들은 상기 칩 실장 영역으로부터 상기 제1 방향을 따라 연장 형성되며, 상기 제1 접합 단부가 연장되는 제2 방향과 반대 방향으로 연장되어 상기 반도체 칩과 전기적으로 연결되는 제2 접합 단부를 갖는다. 이리하여, 상기 배선기판은 상기 제1 및 제2 배선들이 상기 칩 실장 영역의 일변의 길이 방향을 따라 더욱 조밀하게 형성되더라도 상기 배선들 간의 단선을 방지하고 상기 반도체 칩의 범프와의 접합을 위한 충분한 정렬 마진을 제공할 수 있게 된다.
Abstract:
PURPOSE: A semiconductor package, a substrate for the same, a circuit board system, a semiconductor module, an electronic system, and formation methods thereof are provided to improve an integration degree of a semiconductor chip by reducing an interval and a pitch between input/output pads. CONSTITUTION: A bare substrate includes a bump land(111) which is exposed on one side of the bare substrate. A bump adhesion part(147) is formed on the exposed bump land. A metal post(157) is electrically connected to the bump land. A chip pad is exposed on one side of a semiconductor chip. The metal post and the chip pad are electrically connected to each other.
Abstract:
PURPOSE: A portable electric device and a display mirroring method thereof are provided to satisfy the restrictive conditions of an applied wireless transmission network, thereby efficiently executing display mirroring and source files sharing in wireless in the portable electric device without time delay and degradation of quality of image. CONSTITUTION: If a requested display mirroring is a first type display mirroring, a first user device proceeds in parallel the wireless transmission in which the decoding of source files and the corresponding display information are transmitted to a second user device(S3100~S3300). Decoded source files are displayed on a first display of the first user device in parallel with the second user device based on the display information corresponding to the decoding result(S3400,S3800).
Abstract:
본 발명은 IC 카드 등 각종 전자 카드용 칩-온-보드 반도체 패키지 및 카드를 구성함에 있어 도전체의 개수를 줄여서 공정을 단축하고, 패키지의 두께를 줄여서 집적화가 가능한 동시에 카드와 접착되는 패키지의 견착면적을 넓게 확보하여 칩의 크기가 커지더라도 카드와 견고한 고정을 가능하게 하는 반도체 패키지 장치와, 반도체 패키지의 제조방법과, 반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지 장치를 갖는 카드 장치의 제조 방법에 관한 것으로서, 본 발명의 반도체 패키지 장치는, 범프가 형성된 반도체 칩; 상기 반도체 칩이 삽입되는 관통창이 형성된 기판; 상기 기판에 형성되고, 범프와 전기적으로 연결되는 도전체; 및 상기 반도체 칩과 도전체 사이에 설치되는 절연체;를 포함하여 이루어지는 것을 특징으로 하기 때문에 카드 몸체와 반도체 패키지 장치와의 견고한 고정을 가능하게 하고, 카드 및 반도체 패키지 장치의 내구성을 크게 증대시킬 수 있으며, 기판의 관통창에 칩을 삽입하여 기판의 두께와 칩의 두께를 서로 중복시켜서 반도체 패키지 장치의 전체 두께를 혁신적으로 줄일 수 있고, 기존의 2개의 도전체를 1개로 줄일 수 있어서, 작업 공수와, 작업 시간과, 작업 인력과, 작업 장비 등을 절감하여 원가가 크게 낮출 수 있는 효과를 갖는다.
Abstract:
회로기판과 반도체 칩의 연결을 3차원적으로 배열하여 파인피치(fine pitch)를 갖는 회로기판과 반도체 칩의 연결을 용이하게 만들 수 있는 반도체 칩 및 이를 포함하는 반도체 패키지에 관해 개시한다. 이를 위해 본 발명에 의한 반도체 칩은 복수개의 열에 형성된 범프가 각각 높이를 서로 달리한다. 또한, 상기 반도체 칩이 연결되는 회로기판은, 상기 범프가 연결되는 지점에 높이를 달리하는 다른 범프가 형성되어 있다. 따라서 파일피치를 갖는 반도체 칩을 회로기판에 연결시 조립 마진을 극대화시킬 수 있다. 테이프 캐리어 패키지, 범프, 3차원 배열, 파인피치.
Abstract:
제조 원가의 절감이 가능하고, 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈 기판 및 이를 포함하는 스마트 카드 모듈에 관해 개시한다. 이를 위해 본 발명은, 스마트 카드 모듈 기판을 제조할 때에 상부메탈층에 절연층을 접착하고 비아홀(via hole)을 뚫는 과정에서 비아홀 하부에 있는 상부메탈층에 변형된 접속 포인트를 생성하여 하부메탈층과 전기적으로 접속시켜 만들어진 접속 홀을 갖는 스마트 카드 모듈 기판을 제공하고, 이에 와이어 본딩 및 플립 칩 본딩을 수행한 스마트 카드 모듈을 제공한다. 스마트 카드, 스마트 카드 모듈 기판, 와이어 본딩 및 플립 칩 겸용.