公开(公告)号：KR1020120071488A

公开(公告)日：2012-07-03

申请号：KR1020100133053

申请日：2010-12-23

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  안호균 ,  이상흥 ,  윤형섭 ,  김해천

IPC: H01L21/60 ,  H01L21/306

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A fabrication method of backside via holes on a semiconductor substrate is provided to ensure electrical connection from a back side of a substrate to a pad of a front side by uniformly depositing a base metal on a cross section of a via hole. CONSTITUTION: A pad consisting of nickel(102) and gold(103) is formed on a front side of a semiconductor substrate(101). A metal layer is deposited on a back side of the substrate. The deposition of the metal layer is performed by electron-beam deposition, sputtering, or plating. Photoresist having an inclined cross section is applied on the metal layer. The photoresist and the metal layer are simultaneously etched.

Abstract translation: 目的：提供半导体基板上的背面通孔的制造方法，以通过在通孔的横截面上均匀地沉积基底金属来确保从基板的背面到前侧的焊盘之间的电连接。 构成：在半导体衬底（101）的前侧形成由镍（102）和金（103）组成的衬垫。 金属层沉积在基板的背面。 金属层的沉积通过电子束沉积，溅射或电镀进行。 具有倾斜横截面的光刻胶施加在金属层上。 同时蚀刻光致抗蚀剂和金属层。

公开(公告)号：KR101066601B1

公开(公告)日：2011-09-22

申请号：KR1020080118554

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 김해천 ,  강동민 ,  지홍구 ,  안호균 ,  문재경 ,  임종원 ,  장우진 ,  김동영 ,  이상흥 ,  유현규 ,  남은수

IPC: H01L27/04 ,  H01L29/772

Abstract: 본 발명은 부정형 고전자이동도 트랜지스터의 제조방법 및 이에 의해 제조된 소자를 포함하는 파워 앰프에 관한 것으로, 에피 기판 상에 소오스 및 드레인을 형성하고, 상기 에피 기판을 건식법 및 습식법을 포함하는 게이트 리세스 에칭하여 리세스 영역을 형성하고, 상기 리세스 영역에 게이트를 형성하는 것을 포함하는 방법으로 부정형 고전자이동도 트랜지스터 소자를 제조하는 것을 특징으로 한다.
화합물 반도체 소자, PHEMT, 파워 앰프, 네가티브 피드백 회로

公开(公告)号：KR1020110067929A

公开(公告)日：2011-06-22

申请号：KR1020090124720

申请日：2009-12-15

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  윤형섭 ,  김해천 ,  남은수

IPC: H01F17/04 ,  H01F1/34

CPC classification number: H01F17/0006 ,  H01F2017/0086 ,  H01L28/10

Abstract: PURPOSE: An inductor is provided to be mounted on a semiconductor substrate with a small area by using first to fourth vertical conductive units. CONSTITUTION: A first conductive line is electrically connected to a second conductive terminal(140b) and a third conductive terminal(140c). A second conductive line is electrically connected to a first conductive terminal(140a) and a fourth conductive terminal(140d). A third conductive line is electrically connected to the first conductive terminal and the third conductive terminal.

Abstract translation: 目的：通过使用第一至第四垂直导电单元，提供以小面积安装在半导体衬底上的电感器。 构成：第一导电线电连接到第二导电端子（140b）和第三导电端子（140c）。 第二导电线电连接到第一导电端子（140a）和第四导电端子（140d）。 第三导线与第一导电端子和第三导电端子电连接。

公开(公告)号：KR101042708B1

公开(公告)日：2011-06-20

申请号：KR1020080120191

申请日：2008-11-29

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  김해천 ,  남은수

IPC: H01L27/04

Abstract: 광배선 소자가 제공된다. 상기 광배선 소자는 소이(SOI: Silicon-On-Insulator) 기판 상에 배치된 제 1 반도체 칩, 소이 기판 상에, 상기 제 1 반도체 칩으로부터 전기 신호를 입력받아 광신호를 출력하는 광방출기, 소이 기판 상에, 상기 광신호를 감지하여 전기 신호로 변환하는 광검출기, 및 소이 기판 상에, 상기 광검출기로부터 전기 신호를 입력받는 제 2 반도체 칩을 포함한다.
광배선, 중간층, 소이 기판

公开(公告)号：KR1020110024111A

公开(公告)日：2011-03-09

申请号：KR1020090081990

申请日：2009-09-01

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  임종원 ,  김해천

IPC: H01L29/78

CPC classification number: H01L29/778 ,  H01L29/42312 ,  H01L29/47

Abstract: PURPOSE: A field effect transistor and a manufacturing method thereof are provided to form the field effect transistor of a depletion mode and the field effect transistor of an increase mode on the same substrate by controlling a diffusion depth of the lowermost metal layers. CONSTITUTION: A first gate electrode and a second gate electrode are formed on a Schottky barrier(106). The first gate electrode includes a first lowermost metal layer(120a). The second gate electrode is separated from the first gate electrode and includes a second lowermost metal layer(120b). A first diffusion layer and a second diffusion layer are formed on the first and second lowermost metal layers by thermally processing the substrate.

Abstract translation: 目的：提供一种场效应晶体管及其制造方法，通过控制最下层金属层的扩散深度，在同一基板上形成耗尽型场效应晶体管和增加型场效应晶体管。 构成：在肖特基势垒（106）上形成第一栅电极和第二栅电极。 第一栅电极包括第一最下金属层（120a）。 第二栅电极与第一栅电极分离，并包括第二最下金属层（120b）。 通过热处理基板，在第一和第二最下层金属层上形成第一扩散层和第二扩散层。

公开(公告)号：KR1020110023341A

公开(公告)日：2011-03-08

申请号：KR1020090081157

申请日：2009-08-31

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  여순일 ,  김해천 ,  남은수

IPC: H01L23/12 ,  H05K3/46 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L23/3107 ,  H01L24/83 ,  H01L24/90 ,  H01L25/03 ,  H01L2224/90 ,  H01L2924/00011 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2224/83851 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to implement a package without a wire bonding by mounting a plurality of semiconductor chips after an insertion slot is formed with LTCC technology. CONSTITUTION: A plurality of sheets(101-109) with a conductive pattern(161-169) and a via(141-146) are laminated on a package body(100). A plurality of semiconductor chips(200) are inserted into an insertion slot extended from one side of the package body. An external connection terminal(181) is provided to other side facing one side of the package body. The plurality of semiconductor chips are electrically connected to the external connection terminal. A protection sheet(195) for protecting the semiconductor chips from the outside is positioned on the package body.

Abstract translation: 目的：提供一种半导体封装及其制造方法，通过在利用LTCC技术形成插入槽之后通过安装多个半导体芯片来实现无引线接合的封装。 构成：具有导电图案（161-169）和通孔（141-146）的多个片材（101-109）层叠在包装体（100）上。 多个半导体芯片（200）插入到从封装主体的一侧延伸的插槽中。 外部连接端子（181）设置在面向封装主体一侧的另一侧。 多个半导体芯片电连接到外部连接端子。 用于将半导体芯片从外部保护的保护片（195）位于封装主体上。

公开(公告)号：KR1020110017546A

公开(公告)日：2011-02-22

申请号：KR1020090075063

申请日：2009-08-14

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  김해천 ,  남은수

IPC: G02B6/12

CPC classification number: H01L25/167 ,  G02B6/124 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2924/1305 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: An optical wiring element is provided to implement the high speed operation of an electric circuit using the high carrier mobility of a germanium substrate. CONSTITUTION: A first semiconductor chip(301) is arranged on a germanium-on-insulator(GOI) substrate(300). An optical emitter(302) outputting an optical signal by receiving an electric signal from the semiconductor chip is arranged on the GOI substrate. An optical detector(304) detecting the optical signal and converts the optical signal into an electric signal is arranged on the GOI substrate. A second semiconductor chip receiving the electric signal from the optical detector is arranged on the GOI substrate.

Abstract translation: 目的：提供一种光配线元件，以实现锗衬底的高载流子迁移率的电路的高速运行。 构成：第一半导体芯片（301）布置在绝缘体上（锗）绝缘体（GOI）衬底（300）上。 通过从半导体芯片接收电信号而输出光信号的光发射器（302）配置在GOI基板上。 检测光信号并将光信号转换为电信号的光检测器（304）布置在GOI基板上。 接收来自光学检测器的电信号的第二半导体芯片设置在GOI基板上。

公开(公告)号：KR100976626B1

公开(公告)日：2010-08-18

申请号：KR1020080021063

申请日：2008-03-06

Applicant: 한국전자통신연구원

Inventor： 지홍구 ,  김해천 ,  유현규

IPC: H01P5/10

Abstract: 본 발명은 광대역의 수율이 좋은 3D 구조의 광대역 발룬에 관한 것으로서, 일정 간격을 두고 형성된 제1 신호선과 제3 신호선 및 상기 제1 신호선과 상기 제3 신호선을 커플링하는 제1 커플러를 갖는 제1 회로; 및 일정 간격을 두고 형성된 제2 신호선과 제4 신호선 및 상기 제2 신호선과 상기 제4 신호선을 커플링하는 제2 커플러를 갖는 제2 회로를 포함하며, 상기 제1 회로 및 상기 제2 회로는 서로 대칭되는 구조로 형성되고, 상기 제1 신호선과 상기 제2 신호선 사이에 형성된 연결선에 의해 서로 연결함으로써, 기존의 발룬보다 집적도 및 수율이 좋고, 간단하게 3D 구조의 광대역 발룬을 구현할 수 있으므로 집적회로 설계 및 제작을 용이하게 할 수 있다.
광대역 발룬, 3D, 커플링, 신호선, 포트, CMOS.

公开(公告)号：KR100942698B1

公开(公告)日：2010-02-16

申请号：KR1020070126841

申请日：2007-12-07

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  지홍구 ,  장우진 ,  문재경 ,  김해천 ,  유현규

IPC: H01L21/3205 ,  H01L21/28 ,  H01L21/768

Abstract: 본 발명은 다층의 금속 배선 제조 방법에 관한 것으로서, 다층의 감광막을 이용한 리소그라피 공정과, 감광막과 절연막의 식각선택비를 이용하여 절연막 위에 다층의 금속 배선을 형성함으로써, 비아 홀(Via-Hole)과 배선 금속 증착을 위한 리소그라피 공정을 별도로 진행하지 않고, 한 번의 리소그라피 공정으로 진행할 수 있으며, 한 번의 노광을 통해 패턴이 형성됨으로써 오 정렬의 가능성을 줄일 수 있으며, 보다 간단하고, 안정적으로 다층의 금속 배선을 제작할 수 있다.
반도체 기판, 다층의 금속 배선, 다층의 감광막, 오믹금속층, 절연막, 감광막 패턴, 식각 공정, 리프트 오프 공정, 식각마스크.

公开(公告)号：KR1020090058730A

公开(公告)日：2009-06-10

申请号：KR1020070125466

申请日：2007-12-05

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  안호균 ,  지홍구 ,  장우진 ,  문재경 ,  김해천 ,  유현규

IPC: H01L29/78

CPC classification number: H01L29/778 ,  H01L29/20 ,  H01L29/42316 ,  H01L29/66462 ,  H01L21/28114

Abstract: A semiconductor device with a T-type gate electrode and a manufacturing method thereof are provided to improve a characteristic of high frequency and to stabilize the device by forming a protection layer in a side of a support part of the T-type gate electrode. A source electrode and a drain electrode are formed in an upper part of a substrate(201). A T-type gate electrode(211) is formed in the upper part of the substrate. The T-type gate electrode has a support part and a head part with a regular area. The support part is in contact with the substrate. The head part is integrated with the support part. A first protection layer(203) is formed in the side of the support part of the T-type gate electrode. A second protection layer(208) is formed in the side of the source and drain electrodes and the first protection layer.

Abstract translation: 提供具有T型栅电极的半导体器件及其制造方法，以通过在T型栅电极的支撑部分的侧面形成保护层来提高高频特性并稳定器件。 源电极和漏电极形成在衬底（201）的上部。 在基板的上部形成有T型栅电极（211）。 T型栅极具有支撑部和具有规则面积的头部。 支撑部与基板接触。 头部与支撑部分集成。 第一保护层（203）形成在T型栅电极的支撑部分的侧面。 第二保护层（208）形成在源极和漏极以及第一保护层的侧面。