用于PCB上器件的改进逸出的区域阵列布线掩模

    公开(公告)号:CN1940946A

    公开(公告)日:2007-04-04

    申请号:CN200610143155.6

    申请日:2006-09-13

    Inventor: P·J·布朗

    Abstract: 一种用于优化区域阵列器件引脚利用并且减少多层印刷电路板(PCB)上的层数的方法,该方法包括:制备球形栅格阵列(BGA)引出脚分布图包,其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配。每个引出脚分布图包括从将要被装配到PCB的特定部件对电路的最佳布线的指示。在区域阵列引脚分配阶段期间应用引出脚分布图包,从而使得区域阵列封装能够支持由所述引出脚分布图给出的最优布线配置。在PCB设计阶段期间应用引出脚分布图包以便实现到每个引脚的最优电路布线,从而完成由所给出的引出脚分布图布置的策略,导致较少的PCB层数。

Patent Agency Ranking