公开(公告)号：KR100199032B1

公开(公告)日：1999-07-01

申请号：KR1019960053461

申请日：1996-11-12

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  박문양 ,  구진근 ,  남기수

IPC: H01L29/739

Abstract: 본 발명은 MOS 전력소자의 제조 방법에 관한 것으로서, 종래 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 on-저항값을 감소시킬 수 있는 전력소자의 제조 방법을 제시하였는데 그 방법은 드리프트 영역 위의 필드산화막의 일부를 제거함으로써 다른 어떠한 공정에 의한 것보다도 채널과 드레인 영역 사이의 거리를 짧게 하고 드리프트 영역에 드레인 접점 면적을 크게 할 수 있어서 on-저항값을 향상시킬 수 있고 또한 드리프트 영역 위의 필드산화막의 일부를 제거함에 따라 드리프트 영역 표면에 얇은 P-층을 형성시켜 소오스와 연결시킨 이중표면전장감소(RESURF) 원리를 이용하여 on-저항값을 개선할 수 있으며 더우기 P-층 위에 필드산화막이 제거된 후 단지 층간절연막이 증착되므로 P-층 위의 접점 공정� �� 다른 접점 공정과 일치하게 된다.

公开(公告)号：KR1019990039693A

公开(公告)日：1999-06-05

申请号：KR1019970059873

申请日：1997-11-13

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  구진근 ,  배종욱 ,  현영철 ,  남기수

IPC: H01L21/20

Abstract: 본 발명은 혼합 비정질 박막을 이용한 반도체 제작방법에 관한 것으로서, 반도체 기판 상에 기판 부분의 자연 산화막, 소스와 드레인 영역에서 자연 산화막이 형성되는 단계, 고진공 스퍼터 장비를 이용하여 고온으로 티타늄을 증착하는 단계, 상기 단계에서 자연 산화막과 반응한 Ti-Si 비정질 박막은 남기고 반응하지 않는 티타늄은 선택적으로 식각하는 단계, 상기 단계에서 형성된 비정질 박막위에 고 진공하에서 스퍼터 장비를 이용한 코발트 증착 단계, 상기 증착된 코발트를 급속 열처리 장비를 이용하여 모노 코발트 실리사이드를 형성하는 단계, 상기 측벽 스페이서와 격리 산화막위의 반응하지 않는 코발트를 식각하는 단계, 상기 노출된 코발트 모노 실리사이드를 급속 열처리 장비를 이용하여 코발트 실리사이드를 형성하는 단계를 포함함으로� ��, 반도체 소자 제작 공정시 게이트와 액티브 영역의 노출된 실리콘의 대기와의 노출에 의해 발생한 자연 산화막을 티타늄-실리콘계 비정질상을 이용하여 제거함으로써 코발트 자기 정렬 실리사이드를 형성할 때 액티브 영역에서 정합 성장을 유도할 수 있으며, 이에 따른 전기 저항과 접촉 저항을 낮출 수 있어 소자의 지연 속도와 안정성을 향상시키는 효과가 있다.

公开(公告)号：KR1019980039198A

公开(公告)日：1998-08-17

申请号：KR1019960058192

申请日：1996-11-27

Applicant: 한국전자통신연구원

Inventor： 이대우 ,  노태문 ,  백규하 ,  구진근 ,  남기수

IPC: H01L27/06

Abstract: 본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래에는 게이트와 n- 확산영역을 완전히 중첩시키기 위해 주로 산화막 측벽폭을 이용하여 역 T형 구조로 게이트를 만들었으며, 공정이 매우 복잡한 단점이 있었다. 이러한 문제점을 해결하기 위해 게이트와 n- 혹은 p- 확산 영역을 완전히 중첩시키기 위해 게이트 채널 영역을 U형 혹은 V형으로 형성하여 게이트 가장자리와 중첩된 부위의 산화막 두께를 차별화하는 공정을 수행함으로써 종래의 LDD 구조보다 높은 전류 구동력과 신뢰성 특성이 개선될 뿐만 아니라, 종래의 중첩 소자보다는 게이트 전극 가장자리의 산화막 두께를 공정상에서 조절하여 게이트와 n- 혹은 p- 확산 영역간의 중첩 캐패시턴스(overlap capacitance)를 감소시켜 소자의 성능을 향상시킬 수 있는 모스페트(MOSFET) 중첩 소자 제조 방법이 제시된다.

公开(公告)号：KR1019980035946A

公开(公告)日：1998-08-05

申请号：KR1019960054404

申请日：1996-11-15

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  구진근 ,  곽명신

IPC: H01L29/78

Abstract: 본 발명은 소자의 동작내압과 신뢰성 개선을 위해 실리콘 반도체를 이용한 100V급 이상의 고압소자를 제조하기 위한 채널영역과 표류영역이 절연막으로 격리된 고내압 소자 및 그 제조방법에 관한 것으로서, 종래기술에서는 고압소자에서 드레인에 인가된 고전압을 소자 내부 및 외부의 낮은 배경전압에 대하여 전압항복(breakdown)없이 지탱시키기 위해 단순히 역바이어스된 pn 접합 만을 이용하거나, 좀 더 개선된 방법으로 소자 내부에 대해서는 pn 접합을 이용하되 외부에 대해서는 절연막을 이용하였다. 이를 개선하기 위해 본 발명은 소자의 외부는 물론 내부에까지 이 절연막 격리방법을 활용하여, 채널영역(channel region)과 표류영역(drift region) 사이에도 절연막의 벽을 형성해 줌으로써 소자 내부의 표류영역과 소오스 간의 전류단락(punch through)과 표류영역과 채널영역 간의 접합 전압항복을 방지할 수 있고, 드레인에서 소오스로 흐르는 누설전류의 발생을 억제하며, 그 흐름을 효과적으로 차단하여 소자의 동작내압과 신뢰성을 높일 수 있도록 한 것이다.

公开(公告)号：KR1019980035184A

公开(公告)日：1998-08-05

申请号：KR1019960053461

申请日：1996-11-12

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  박문양 ,  구진근 ,  남기수

IPC: H01L29/739

Abstract: 본 발명은 MOS 전력소자의 제조방법에 관한 것으로서, 종래 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 on-저항값을 감소시킬 수 있는 전력소자의 제조방법을 제시하였는데 그 방법은 드리프트 영역 위의 필드산화막의 일부를 제거함으로써 다른 어떠한 공정에 의한 것보다도 채널과 드레인영역 사이의 거리를 짧게 하고 드리프트영역에 드레인 접점 면적을 크게 할 수 있어서 on-저항값을 향상시킬 수 있고 또한 드리프트영역 위에 필드산화막의 일부를 제거함에 따라 드리프트영역 표면에 얇은 P-층을 쉽게 형성시켜 소오스와 연결시킨 이중 표면전장감소(RESURF) 원리를 이용하여 on-저항값을 개선할 수 있으며 더우기 P-층 위에 필드산화막이 제거된 후 단지 층간절연막이 증착되므로 P-층 위의 접점 공� �이 다른 접점 공정과 일치하게 된다.

公开(公告)号：KR1019940010517B1

公开(公告)日：1994-10-24

申请号：KR1019910021084

申请日：1991-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 구진근 ,  한태현 ,  김귀동 ,  구용서 ,  강상원

IPC: H01L21/328

Abstract: The method provides a high-speed bipolar device which is useful in computers, communication and high-speed information systems. The method comprises the step of: defining electrodes (7,8,9) emitter, base and collector contacts by a trench-etching method and isolating them with oxide film (13), doing independently impurity doping in inactive (12) and active (14) regions by applying BSG oxide film (2) to the single polycrystalline silicon layer (1) accumulating nitrate film (3) as well as polycrystalline silicon film and stripping chemically side nitrate film (3) for controlling easily etching end-point, protecting BSG oxide film (2).

Abstract translation: 该方法提供了一种在计算机，通信和高速信息系统中有用的高速双极器件。 该方法包括以下步骤：通过沟槽蚀刻方法限定电极（7,8,9）发射极，基极和集电极触点，并用氧化物膜（13）分离它们，独立地进行杂质掺杂在非活性（12）和活性（ 通过将BSG氧化物膜（2）施加到积聚硝酸盐膜（3）的单个多晶硅层（1）以及多晶硅膜和剥离化学侧硝酸盐膜（3）上以控制容易蚀刻终点，保护 BSG氧化膜（2）。

公开(公告)号：KR1019940016885A

公开(公告)日：1994-07-25

申请号：KR1019920024456

申请日：1992-12-16

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  구용서 ,  한태현 ,  구진근

IPC: H01L29/73

Abstract: 본 발명은 정보의 고속처리와 신호의 선형성을 필요로하는 시스템에 적용될 수 있는 PSA바이폴라 소자의 제조방법에 관한 것으로서, 다결정 실리콘을 이용하여 에미터, 베이스, 콜렉터 전극 및 활성영역을 동시에 자기정렬 시키므로써 소자의 면적과 기생접합 용량의 최소화를 기하는 PSA바이폴라 소자의 제조방법을 제공하는데 그 목적이 있다.

公开(公告)号：KR1019940001438A

公开(公告)日：1994-01-20

申请号：KR1019920009982

申请日：1992-06-09

Applicant: 한국전자통신연구원 ,  재단법인한국전자통신연구소 ,  주식회사 케이티

Inventor： 김귀동 ,  구용서 ,  한태현 ,  구진근

IPC: H01L29/70

公开(公告)号：KR1020150094120A

公开(公告)日：2015-08-19

申请号：KR1020140015010

申请日：2014-02-10

Applicant: 한국전자통신연구원

Inventor： 구진근 ,  원종일 ,  배현철 ,  김상기 ,  양일석

IPC: H01L27/102

CPC classification number: H01L29/0634 ,  H01L21/76224 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/0657 ,  H01L29/1095 ,  H01L29/41741 ,  H01L29/6625 ,  H01L29/735 ,  H01L29/7813 ,  H01L29/7835

Abstract: 본 발명의 반도체 소자 및 그 제조 방법에 관한 것으로 제 1 소자를 포함하는 제 1 영역 및 제 2 소자를 포함하는 제 2 영역을 포함하는 제 1 반도체층, 상기 제 1 반도체층 내에 제공되고 상기 제 1 소자 및 상기 제 2 소자를 전기적으로 분리 시키는 소자 분리 패턴, 상기 제 1 반도체층의 상기 제 1 영역의 하면 상에 제공되는 드레인 및 상기 제 1 반도체층의 상기 제 2 영역의 하면 상에 제공되는 제 2 반도체층을 포함하는 반도체 소자를 제공한다.

Abstract translation: 通过本发明实现的技术目的是提供一种包括功率控制装置，信号控制装置和电流控制装置的半导体装置。 本发明涉及半导体器件及其制造方法。 本发明提供了一种半导体器件，包括：第一半导体层，包括具有第一器件的第一区域和具有第二器件的第二区域; 设置在所述第一半导体层的内部，并分离所述第一和第二器件的器件分离图案; 漏极，设置在第一半导体层的第一区域的下侧; 以及设置在第一半导体层的第二区域的下侧的第二半导体层。

公开(公告)号：KR1020140020444A

公开(公告)日：2014-02-19

申请号：KR1020120086800

申请日：2012-08-08

Applicant: 한국전자통신연구원

Inventor： 구진근 ,  원종일 ,  나경일 ,  이진호

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/66325

Abstract: According to one embodiment of the present invention, a method of fabricating a transistor includes forming a first burying layer on a substrate, forming a second burying layer on the substrate, laminating a first and a second epitaxial layer successively on the first and the second burying layer, exposing the first and the second burying layer by polishing the back surface of the substrate, and forming a metal layer on the back surfaces of the first and the second burying layer that are exposed. As the process of fabricating a transistor is simplified, the breakage of a wafer can be prevented. The first and the second burying layer can be activated by performing a pre-heating process without expensive thermal processing equipment.

Abstract translation: 根据本发明的一个实施例，一种制造晶体管的方法包括在衬底上形成第一掩埋层，在衬底上形成第二掩埋层，在第一和第二掩埋层上依次层叠第一和第二外延层 层，通过抛光基板的背面露出第一和第二掩埋层，并且在暴露的第一和第二掩埋层的背面上形成金属层。 由于简化了制造晶体管的工艺，可以防止晶片的破损。 可以通过执行预热过程来激活第一和第二埋置层，而不需要昂贵的热处理设备。