公开(公告)号：KR100194636B1

公开(公告)日：1999-06-15

申请号：KR1019950053649

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  김대용 ,  곽명신

IPC: H01M10/46

Abstract: 본 발명은 간단한 부가회로를 이용하여 한 개의 LED로 고속충전과 표준충전(여분충전) 및 충전 중이 아님(배터리의 접속 불량) 등 세 종류의 작동 상태를 표시하는 2단 충전장치의 작동상태 표시장치에 관한 것으로서, 그 특징은 2단 충전장치의 작동상태 표시장치에 있어서, 축전지에 접속되는 단자와 그라운드 단자에 접속되어 축전지가 접속불량인지 아닌지만을 감지하여 소정의 색상으로 표시하는 제1표시수단 및 전원과 고속충전 입력단과 그라운드에 접속되어 고속 충전인지 아닌지만을 감지하여 상기 제1표시수단과 다른 색깔로 표시하는 제1표시수단을 포함하며, 표준충전 중이면 상기 제1표시수단만 점등되고, 고속충전 중이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되고, 고속충전 중인데 축전지가 접속불량이면 상기 제2표시수단만 점등되고, 표준충전 중인데 축전지가 접속불량이면 상기 제1표시수단과 상기 제2표시수단이 둘 다 점등되지 않는 데에 있으므로, 상기와 같은 본 발명은 한 개의 LED만으로도 배터리를 충전할 때에 발생하기 쉬운 접속불량을 확실히 인지할 수 있으며 충전할 수 있는 시간이 충분할 때에는 표준 또는 여분 충전만하고 짧은 시간에 충전해야만 하는 경우는 고속 충전을 작동시킬 수 있는 등 작동 상태 표시를 보고 가시적인 판단으로 확실한 조작을 할 수 있으며 충전 배터리를 보호할 수 있는데에 그 효과가 있다.

公开(公告)号：KR100175535B1

公开(公告)日：1999-04-01

申请号：KR1019960064130

申请日：1996-12-11

Applicant: 한국전자통신연구원

Inventor： 김대용 ,  임태영 ,  곽명신

IPC: H03J1/00

Abstract: 본 발명은 통상의 저 전력 CMOS 소자로 제작된 직접 디지탈 주파수 합성기(Direct Digital Frequency Synthesizer) 디바이스의 단점인 낮은 출력 주파수를 개선하여 고속 동작의 높은 출력 주파수를 얻을 수 있도록 하므로써, 높은 주파수(50MHz이상)의 합성이 가능하고, 주파수 해상도 및 위상과 주파수의 안정도를 향상시킬 수 있으며, 주파수 합성기의 디바이스 칩(Chip) 크기를 줄여서, 오늘날 이동통신 기기의 주파수 합성장치에 적합한 병렬 구조의 직접 디지탈 주파수 합성기에 관해 개시된다.

公开(公告)号：KR1019980043230A

公开(公告)日：1998-09-05

申请号：KR1019960061023

申请日：1996-12-02

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  김대용 ,  곽명신

IPC: H02J7/04

Abstract: 본 발명은 충전식 배터리 팩 내부에 충전상태를 감지하는 회로가 있고 표면에 충전상태를 표시하는 디스플레이 소자가 부착된 충전식 배터리 팩에 관한 것이다. 그 목적은 충전기를 이용하여 충전할 때는 충전전압을 나타내고, 충전식 배터리 팩의 유휴 상태에서는 자체전원을 이용하여 독자적으로 충전이 얼마나 되어 있는지를 용이하게 식별할 수 있도록 하는 배터리 팩을 제공함에 있다. 그 구성은 충전식 배터리 팩 내에 설치되어 충전상태를 나타내는 표시수단 및 충전식 배터리들로부터 전원을 공급받아 표시수단을 제어하는 제어수단으로 되어 있다.

公开(公告)号：KR1019970055573A

公开(公告)日：1997-07-31

申请号：KR1019950053659

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김대용 ,  곽명신

IPC: H03L7/16

Abstract: 종래의 CMOS 소자기술로 제작된 직접 디지털 주파수 합성기(DDS)의 합성된 주파수는 최대 동작 클럭 주파수의 1/4에 해당하는 낮은 출력 주파수 때문에 DDS 단독으로는 50 MHz 이상의 고주파 합성기로서는 부적당하였다.
종래 기술의 단점인 저주파수 출력을 개선하기 위하여, 병렬 연결된 파이프라인 구조의 위상누산기, 및 잡음성형기를 포함하는 것을 특징으로 하여, 최종 출력이 DDS 한 개의 출력 주파수보다도 4배 혹은 그 이상의 합성된 출력 주파수를 얻을 수 있도록 구성하였고, 종래의 저전력 CMOS 소자 기술로 제작할 경우 소형화와 저전력화가 가능하다.

公开(公告)号：KR100086192B1

公开(公告)日：1995-06-29

申请号：KR1019920004353

申请日：1992-03-17

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  이진호 ,  김대용

IPC: H01L27/092

公开(公告)号：KR1019950003239B1

公开(公告)日：1995-04-06

申请号：KR1019920004353

申请日：1992-03-17

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  이진호 ,  김대용

IPC: H01L27/092

Abstract: The method includes the steps of forming n and p wells (3,4) into a silicon substrate (1) to form a silicon nitride film (6-1) thereon, etching the films and the substrate to form an isolating trench (6), growing first and second oxide films (7,8) into the trench (6), etching the film (8) to implant ions thereinto to form p- and n- diffusion regions (9,10) in the wells (3,4), forming and etching a third oxide film (11) on the regions (9,10) to form a spacer (12) on the side wall of the film (11), etching the regions (9,10) and the substrate to form a gate trench (13) to form p- and n- gate diffusion regions (14,14-1), filling the trench with a gate oxide film (15) and a poly-Si film (16) to etch the film (16), forming a side wall spacer (18) on the side walls of the gate to form n+ and p+ diffusion regions (19,19-1), and forming electrodes, thereby forming a shallow trench to reduce the short channel and punch through effects.

Abstract translation: 该方法包括以下步骤：将n和p阱（3,4）形成到硅衬底（1）中以在其上形成氮化硅膜（6-1），蚀刻膜和衬底以形成隔离沟槽（6） ，将第一和第二氧化物膜（7,8）生长到沟槽（6）中，蚀刻膜（8）以将离子注入其中以在孔（3,4）中形成p-和n-扩散区（9,10） ），在所述区域（9,10）上形成和蚀刻第三氧化物膜（11）以在所述膜（11）的侧壁上形成间隔物（12），将所述区域（9,10）和所述基板蚀刻 形成栅极沟槽（13）以形成p-栅极扩散区（14,14-1），用栅极氧化膜（15）和多晶硅膜（16）填充沟槽以蚀刻膜（ 16），在栅极的侧壁上形成侧壁间隔物（18）以形成n +和p +扩散区（19,19-1），并形成电极，从而形成浅沟槽以减少短沟道和穿通 效果。

公开(公告)号：KR1019950001755B1

公开(公告)日：1995-02-28

申请号：KR1019920010014

申请日：1992-06-10

Applicant: 한국전자통신연구원

Inventor： 이형섭 ,  김천수 ,  한기평 ,  김대용

IPC: H01L21/76

Abstract: The isolating method of a semiconductor device comprises (a) depositing a first oxide film (12) and a nitride film (13) on the silicon substrate (11) in order, (b) covering a photoresist (15), and etching the film (13) by the photolithography to form a device-isolating pattern, (c) impregnating impurities into the substrate (11) to form a channel stop layer, (d) depositing a polysilicon film (16) of 100-400nm, (e) polishing the film (16) to form a polished polysilicon film (17), (f) growing the polyoxide film (18) by the oxidation of the film (17), and etching back the film (18) upto the surface of the film (13) to form a field oxide film (19), and (g) etching back the film (19) to remove the films (12,13) and to form an oxide (20). The method gives a removal of a birds beak generating in the LOCOS process.

Abstract translation: 半导体器件的隔离方法包括：（a）在硅衬底（11）上沉积第一氧化膜（12）和氮化物膜（13），（b）覆盖光致抗蚀剂（15），并蚀刻该膜 （13）通过光刻形成器件隔离图案，（c）将杂质浸渍到衬底（11）中以形成沟道阻挡层，（d）沉积100-400nm的多晶硅膜（16），（e） 抛光膜（16）以形成抛光的多晶硅膜（17），（f）通过膜（17）的氧化生长聚氧化物膜（18），并将膜（18）刻蚀到膜的表面 （13）以形成场氧化膜（19），（g）蚀刻膜（19）以除去膜（12,13）并形成氧化物（20）。 该方法可以清除LOCOS过程中产生的鸟喙。

公开(公告)号：KR1019940005686B1

公开(公告)日：1994-06-22

申请号：KR1019910006087

申请日：1991-04-16

Applicant: 한국전자통신연구원

Inventor： 김환용 ,  김태형 ,  김대순 ,  송원철 ,  김대용

IPC: G11C11/407

Abstract: The sense amplifier for use in a dynamic random access memory (DRAM) is disclosed. In a DRAM having a precharging and equalizing circuit for precharging and equalizing first and second bit lines, an NMOS latch connected to a first NMOS transistor of a first conductivity, and a PMOS latch, the sense amplifier includes a second NMOS transistor of a first conductivity having a drain and a source connected between the first NMOS transistor and a ground voltage, and a bipolar transistor having a base connected to a connection node between the first and second NMOS transistors, an emitter (or collector) connected to the ground voltage and a collector (or emitter) connected to a connection node between the first NMOS transistor and the NMOS latch. Thus, a stable limited voltage swing operation is obtained.

Abstract translation: 公开了用于动态随机存取存储器（DRAM）的读出放大器。 在具有用于对第一和第二位线进行预充电和均衡的预充电和均衡电路的DRAM中，连接到具有第一导电性的第一NMOS晶体管和PMOS锁存器的NMOS锁存器，所述读出放大器包括具有第一导电性的第二NMOS晶体管 具有连接在第一NMOS晶体管和接地电压之间的漏极和源极，以及双极晶体管，其基极连接到第一和第二NMOS晶体管之间的连接节点，连接到接地电压的发射极（或集电极）和 集电极（或发射极）连接到第一NMOS晶体管和NMOS锁存器之间的连接节点。 因此，获得稳定的限制电压摆动操作。

公开(公告)号：KR1019940004252B1

公开(公告)日：1994-05-19

申请号：KR1019900021826

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 이형섭 ,  이규홍 ,  양종수 ,  김대용

IPC: H01L21/76

Abstract: depositing an oxide 12 on a silicon substrate 11 to a thickness of 10-100 nm, and depositing a nitride 13 on the oxide 12 to a thickness of 100-200 nm, and forming a nitride pattern through photolithography; forming a channel stop region by implantation of impurity ion, and forming a polysilicon layer 15 on the substrate including the nitride pattern, and forming a polysilicon oxide 16 by oxdation of the polysilicon layer; and ethcing back the polysilicon oxide 16 to the surface of the nitride, and removing the nitride 13 and oxide 12. The re-diffusion of channel stop impurity is prevented and bird's beak is reduced.

Abstract translation: 在硅衬底11上沉积氧化物12至10-100nm的厚度，并且在氧化物12上沉积氮化物13至100-200nm的厚度，并通过光刻形成氮化物图案; 通过注入杂质离子形成通道阻挡区域，在包括氮化物图案的衬底上形成多晶硅层15，并通过多晶硅层的氧化形成多晶硅氧化物16; 并且将多晶硅氧化物16引导回到氮化物的表面，并且去除氮化物13和氧化物12.防止通道阻挡杂质的再扩散并且降低鸟的喙。

公开(公告)号：KR100073678B1

公开(公告)日：1994-05-16

申请号：KR1019900017909

申请日：1990-11-06

Applicant: 한국전자통신연구원

Inventor： 이규홍 ,  강원구 ,  김대용 ,  이진호

IPC: H01L27/108