-
公开(公告)号:CN101695216A
公开(公告)日:2010-04-14
申请号:CN200910221707.4
申请日:2005-06-24
Applicant: 揖斐电株式会社
CPC classification number: H01L21/6835 , H01L21/4857 , H01L2221/68345 , H01L2221/68363 , H01L2224/05001 , H01L2224/16 , H01L2224/16235 , H01L2924/0102 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/162 , H05K3/4602 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/09718 , H05K2203/0353 , Y10T29/435 , Y10T29/49117 , Y10T29/49124 , Y10T29/49128 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165
Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中,上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40),上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外,下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此,在所堆积的过程中,即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后,也能形成上部电极连接部(52)和下部电极连接部(51)。
-
公开(公告)号:CN101687717A
公开(公告)日:2010-03-31
申请号:CN200880021667.2
申请日:2008-04-17
Applicant: 陶瓷技术股份公司
Inventor: C·P·克卢格
IPC: C04B37/02
CPC classification number: C04B37/005 , C04B37/006 , C04B37/025 , C04B37/026 , C04B2237/06 , C04B2237/064 , C04B2237/121 , C04B2237/123 , C04B2237/124 , C04B2237/366 , H01L21/4882 , H01L23/3731 , H01L23/3735 , H01L23/473 , H01L2924/0002 , H05K1/0306 , H05K3/38 , H05K2201/0175 , H05K2201/0355 , Y10T428/2495 , H01L2924/00
Abstract: 在具有陶瓷体的构件中可能出现金属涂层的耐久性和附着强度方面的问题,这种陶瓷体在其表面的至少一个位置上覆盖有金属化部。因此按照本发明建议:陶瓷体表面上的材料在金属化部的位置上,全表面地或者部分表面地,通过化学的或者物理的过程,用化学的和/或结晶学的和/或物理的方法,具有或者没有添加适合的反应材料而发生变化,并且至少形成一个与陶瓷体连接的,致密的或者多孔的层,其厚度相同或者不同,至少为0.001纳米,这层由至少一种均质的或者异质的新材料组成。
-
公开(公告)号:CN100576979C
公开(公告)日:2009-12-30
申请号:CN200580021022.5
申请日:2005-06-24
Applicant: 揖斐电株式会社
CPC classification number: H01L21/6835 , H01L21/4857 , H01L2221/68345 , H01L2221/68363 , H01L2224/05001 , H01L2224/16 , H01L2224/16235 , H01L2924/0102 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/162 , H05K3/4602 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/09718 , H05K2203/0353 , Y10T29/435 , Y10T29/49117 , Y10T29/49124 , Y10T29/49128 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165
Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中,上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40),上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外,下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此,在所堆积的过程中,即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后,也能形成上部电极连接部(52)和下部电极连接部(51)。
-
公开(公告)号:CN100505124C
公开(公告)日:2009-06-24
申请号:CN200410089821.3
申请日:2004-11-01
Applicant: 学校法人早稻田大学 , 冲电气工业株式会社 , 东京応化工业株式会社
IPC: H01G4/33 , H01G4/06 , H01L21/822 , H01L27/04
CPC classification number: H01G4/33 , H01G4/008 , H01G4/1227 , H01G13/006 , H05K1/162 , H05K3/388 , H05K2201/0175 , H05K2201/0179 , H05K2203/016 , Y10T29/42 , Y10T29/43 , Y10T29/435 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165 , Y10T29/49169
Abstract: 本发明提供不损害高密度组装衬底的电特性和尺寸特性,可内置在衬底内、并且具有充分的电容的薄膜电容器、薄膜电容器内置型高密度组装衬底、以及薄膜电容器的制造方法。制造下述结构的薄膜电容器,作为半导体布线板的内置用无源部件使用:至少具有高介电层和从上下夹住它的上部电极层和下部电极层而构成,上述上部和下部电极层的触点部引出到上述上部电极之上,上述高介电层的膜厚为200nm-50nm。
-
公开(公告)号:CN101310385A
公开(公告)日:2008-11-19
申请号:CN200680039953.2
申请日:2006-09-05
Applicant: 新加坡科技研究局
CPC classification number: H05K1/162 , H01L23/50 , H01L2224/16225 , H01L2224/16235 , H01L2924/3011 , H05K1/112 , H05K3/4644 , H05K2201/0175 , H05K2201/0179 , H05K2201/09509
Abstract: 一种宽带电源去耦的基板结构和方法包括一个或多个嵌入电容器,每个嵌入电容器包括铁电材料。
-
公开(公告)号:CN101199247A
公开(公告)日:2008-06-11
申请号:CN200680021236.7
申请日:2006-06-13
Applicant: 揖斐电株式会社
Inventor: 苅谷隆
CPC classification number: H05K1/11 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L24/16 , H01L2224/131 , H01L2224/16 , H01L2224/81192 , H01L2224/81815 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01025 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01084 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H05K1/113 , H05K1/162 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此,即使各处理器核心(81A、81B)的电位瞬间降低,也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低,即使一个处理器核心的电压变动,该电压变动也不会影响其余的处理器核心,因此也不会产生误动作。
-
公开(公告)号:CN101003434A
公开(公告)日:2007-07-25
申请号:CN200610137373.9
申请日:2006-10-20
Applicant: E.I.内穆尔杜邦公司
IPC: C04B35/468 , C04B35/624 , H01G4/12 , H01G4/33
CPC classification number: C01G23/006 , C01G25/00 , C01P2006/42 , C04B35/4682 , C04B35/49 , C04B35/632 , C04B2235/3215 , C04B2235/3293 , C04B2235/441 , C04B2235/449 , C04B2235/6584 , C04B2235/663 , C23C18/1216 , C23C18/1241 , C23C18/1279 , C23C18/1295 , H01G4/1227 , H01G4/33 , H01L21/31691 , H01L28/55 , H05K1/162 , H05K2201/0175 , H05K2201/0179 , H05K2201/0355
Abstract: 揭示了高电容率(介电常数)、薄膜CSD钛酸钡基电介质组合物,该组合物中的钛部分地被锆、锡或铪取代。该组合物表现出能够更好地满足X7R需要的电容随温度的变化。
-
公开(公告)号:CN1315138C
公开(公告)日:2007-05-09
申请号:CN99124488.5
申请日:1999-11-23
Applicant: 微涂层技术公司
CPC classification number: H05K1/162 , H01G4/085 , H05K3/388 , H05K3/467 , H05K2201/0175 , H05K2201/0179 , H05K2201/0317 , H05K2201/0355 , H05K2201/09309
Abstract: 本发明涉及形成薄膜电容器,该薄膜电容器是由第一柔性金属层、淀积在其上的厚度约是0.03至约2微米的介电层和淀积在介电层上的第二柔性金属层形成。第一柔性金属层是金属箔,例如铜、铝或镍箔,或者是淀积在聚合物支持板上的金属层。这些层是通过燃烧化学气相淀积或控制气氛的化学气相淀积法淀积的。
-
公开(公告)号:CN1894758A
公开(公告)日:2007-01-10
申请号:CN200480037296.9
申请日:2004-12-14
Applicant: 摩托罗拉公司
Inventor: 罗伯特·T·克罗斯韦尔 , 格雷戈里·J·杜恩 , 罗伯特·B·伦普科夫斯基 , 阿伦·V·通加雷 , 约维察·萨维奇
IPC: H01G4/20
CPC classification number: H05K1/162 , H05K3/0029 , H05K3/025 , H05K3/384 , H05K3/429 , H05K3/4652 , H05K2201/0175 , H05K2201/0179 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09718
Abstract: 嵌入到印刷电路结构中的多个电容器之一包括:第一电极(415),覆盖在印刷电路结构的第一衬底层(505)之上;晶体化介电氧化物核(405),覆盖在第一电极之上;第二电极(615),覆盖在晶体化介电氧化物核之上;以及高温抗氧化剂层(220),位于晶体化介电氧化物核与第一和第二电极中至少一个之间,并且同晶体化介电氧化物核与第一和第二电极中至少一个相接触。所述晶体化介电氧化物核的厚度小于1微米,电容密度大于1000pF/mm2。多个电容器中每个的材料和厚度都相同。晶体化介电氧化物核可与多个电容器中所有其他电容器的晶体化介电氧化物核相隔离。
-
公开(公告)号:CN1612273A
公开(公告)日:2005-05-04
申请号:CN200410089821.3
申请日:2004-11-01
Applicant: 学校法人早稻田大学 , 冲电气工业株式会社 , 东京応化工业株式会社
IPC: H01G4/33 , H01G4/06 , H01L21/822 , H01L27/04
CPC classification number: H01G4/33 , H01G4/008 , H01G4/1227 , H01G13/006 , H05K1/162 , H05K3/388 , H05K2201/0175 , H05K2201/0179 , H05K2203/016 , Y10T29/42 , Y10T29/43 , Y10T29/435 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165 , Y10T29/49169
Abstract: 本发明提供不损害高密度组装衬底的电特性和尺寸特性,可内置在衬底内、并且具有充分的电容的薄膜电容器、薄膜电容器内置型高密度组装衬底、以及薄膜电容器的制造方法。制造下述结构的薄膜电容器,作为半导体布线板的内置用无源部件使用:至少具有高介电层和从上下夹住它的上部电极层和下部电极层而构成,上述上部和下部电极层的触点部引出到上述上部电极之上,上述高介电层的膜厚为200nm-50nm。
-
-
-
-
-
-
-
-
-