-
11.
公开(公告)号:FR3117225A1
公开(公告)日:2022-06-10
申请号:FR2012718
申请日:2020-12-04
Inventor: PALLARDY LOIC , SOULIE MICHAEL
IPC: G06F115/02 , G06F1/24
Abstract: Le procédé de réinitialisation d’un dispositif maître, configuré pour initier des transactions sur un bus d’un système sur puce, comprend une surveillance d’un état terminé ou non des transactions initiées par le dispositif maître. En cas de réception d’une commande de réinitialisation du dispositif maître, le procédé comprend une transmission d’une commande de réinitialisation effective au dispositif maître lorsque les transactions initiées par le dispositif maître sont à l’état terminé. Figure de l’abrégé : figure 1
-
公开(公告)号:FR3116338A1
公开(公告)日:2022-05-20
申请号:FR2011768
申请日:2020-11-17
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor: MOENECLAEY NICOLAS
Abstract: Le procédé de mesure de luminosité ambiante collabore avec une source de lumière perturbatrice (DSP) commandée périodiquement dans des phases d’illumination (ILL) et des phases d’extinction (EXT). Le procédé comprend des phases d’acquisition (ACQ_i, ACQ_i+1) d’un signal optique successives et synchronisées avec les phases d’extinction (EXT) de la source de lumière perturbatrice, et chaque phase d’acquisition (ACQ_i) comprend une accumulation de charges photogénérée (INTG) par au moins un pixel photosensible (PX) comportant une photodiode pincée (PPD), et un transfert (TRS) des charges photogénérées accumulées vers un nœud d’intégration (FD_INT), le procédé comprenant, pour chaque pixel, une intégration (Vout) des charges transférées sur le nœud d’intégration au cours d’une série de phases d’acquisition successives. Figure de l’abrégé : figure 2
-
公开(公告)号:FR3107629B1
公开(公告)日:2022-04-29
申请号:FR2001754
申请日:2020-02-21
Inventor: MARCHAND BENOIT , QUERINO DE CARVALHO HAMILTON , MANGANO DANIELE , LEOTTA SANTO
Abstract: Compensation de dérive La présente description concerne un procédé de commande d’un dispositif comprenant un circuit oscillant, configuré pour fournir un signal d’horloge à un circuit radiofréquence, et une antenne, dans lequel l’activation du passage du signal du circuit vers l’antenne est retardée par rapport à un instant à partir duquel un amplificateur de puissance du circuit est activé. Figure pour l'abrégé : Fig. 3
-
公开(公告)号:FR3109226B1
公开(公告)日:2022-04-22
申请号:FR2003541
申请日:2020-04-08
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor: TRUNDE GREGORY , DUTEY DENIS
IPC: G06F11/00
Abstract: Circuit de vérification du contenu de registres La présente description concerne un dispositif (100) comprenant : au moins deux premiers registres (16), chaque premier registre (16) contenant un mot de donnée (VIR1, VIR2) et un bit de vérification (VPAR1, VPAR2), et un premier circuit (20) configuré pour déterminer si le bit de vérification de chaque registre (14, 16) correspond au mot de donnée dudit registre (14, 16), les mots de données des premiers registres (16) étant choisis de telle manière que les bits d'un même rang des premiers registres comprennent deux bits complémentaires, un mot binaire commun étant associé à l'ensemble des registres (14, 16), le mot commun comprenant un bit associé à chaque registre (14, 16), la valeur du bit de vérification de chaque registre dépendant du mot de donnée dudit registre et de la valeur du bit du mot commun associé audit registre. Figure pour l'abrégé : Fig. 1
-
公开(公告)号:FR3079623B1
公开(公告)日:2022-04-08
申请号:FR1852713
申请日:2018-03-29
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor: COFFY ROMAIN
IPC: G02B23/16
Abstract: Capot pour dispositif électronique et procédé de fabrication dans lesquels un corps de support (3) présente un passage traversant (5), un élément optique (6) laissant passer la lumière est monté sur ledit corps de support en travers dudit passage et est pourvu d'au moins une piste (8) en une matière conductrice de l'électricité, au moins deux pattes de connexion électrique (9, 10) sont solidaires dudit corps et comprennent d'une part des portions découvertes intérieures (13, 14) reliées à ladite piste conductrice, en des endroits espacés, et d'autre part des portions découvertes (17, 18) extérieures audit corps de support. Le capot est monté sur une plaque de support (3) munie d'une puce électronique (30 située dans ledit passage à distance de l'élément optique.
-
公开(公告)号:FR3107129B1
公开(公告)日:2022-02-18
申请号:FR2001298
申请日:2020-02-10
Inventor: BEYLY LAURENT , RICHARD OLIVIER , OKU KENICHI
Abstract: Dispositif et méthode de détection d’un contact tactile La présente description concerne un procédé de détection d’un contact tactile par un détecteur comprenant : une première étape (52, 54) de comparaison d’une tension à un premier seuil de tension ; et une deuxième étape (56, 58) de comparaison de la tension à un deuxième seuil de tension, la deuxième étape étant mise en œuvre si le premier seuil de tension est atteint en une durée inférieure à un premier seuil de durée (D1), le deuxième seuil de tension étant supérieur au premier seuil de tension. Figure pour l'abrégé : Fig. 3
-
公开(公告)号:FR3113319A1
公开(公告)日:2022-02-11
申请号:FR2008346
申请日:2020-08-07
Applicant: ST MICROELECTRONICS GRENOBLE 2 , ST MICROELECTRONICS SRL
Inventor: CAMIOLO JEAN , FERRAZZA FRANCESCO , BALLOT NATHALIE
IPC: G01R19/145
Abstract: Interface USB La présente description concerne une interface USB (214) comprenant : un transformateur (110) ; un premier interrupteur (112) et un enroulement primaire (1101) connectés entre des premier (106) et deuxième (108) nœuds ; un deuxième interrupteur (114) connecté entre un troisième nœud (122) et une borne (120) recevant une tension de sortie (Vbus) ; un enroulement secondaire (1102) connecté en série avec un composant (116) entre un quatrième nœud (118) recevant un potentiel de référence (GND2) et le troisième noeud (122), le composant évitant une circulation de courant dans l’enroulement secondaire (1102) lorsque le premier interrupteur (112) est fermé ; et un circuit de commande (CTRL) comparant une première tension (VT) d’un nœud d’interconnexion (123) entre l’enroulement secondaire (1102) et le composant (116) à un premier seuil (Vth), et comparant la première tension (VT) à un deuxième seuil (Vth_l) lorsque la première tension (VT) est, en valeur absolue, supérieure au premier seuil (Vth). Figure pour l'abrégé : Fig. 2
-
公开(公告)号:FR3113142A1
公开(公告)日:2022-02-04
申请号:FR2008096
申请日:2020-07-30
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor: CHESNEAU DAVID
IPC: G01R19/165
Abstract: Convertisseur de tension La présente description concerne un convertisseur de tension comprenant : un premier transistor (9) connecté entre un premier noeud (11) du convertisseur et un deuxième noeud (3) configuré pour recevoir une tension d'alimentation (Vbat) ; un deuxième transistor (13) connecté entre le premier noeud et un troisième noeud (5) configuré pour recevoir un potentiel de référence (GND) ; et un premier circuit (300) configuré pour commander les premier et deuxième transistors ; un comparateur (306) configuré pour comparer une première tension (VRAMP) à un seuil, la première tension (VRAMP) étant égale, durant une première période, à une première rampe croissante (RP) et durant une deuxième période à une deuxième rampe décroissante (RN), le seuil ayant une première valeur durant la première période et une deuxième valeur durant la deuxième période, les première et deuxième valeurs étant variables. Figure pour l'abrégé : Fig. 4
-
公开(公告)号:FR3090264B1
公开(公告)日:2022-01-07
申请号:FR1872865
申请日:2018-12-13
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor: AUCHERE DAVID , CHEVRIER NORBERT , QUERCIA FABIEN , HAJJI ASMA
IPC: H05K3/30
Abstract: Procédé de montage de composant La présente description concerne un procédé comprenant une étape de collage d'un composant discret (14) sur une carte électronique (11) avec une première colle (19) dont la composition est telle qu'elle n'interagit électriquement ni avec une deuxième colle (17) utilisée pour fixer un capot à la carte électronique, ni avec une troisième colle (18) utilisée pour fixer un ou plusieurs circuits intégrés à la carte électronique. Figure pour l'abrégé : Fig. 1
-
公开(公告)号:FR3112009A1
公开(公告)日:2021-12-31
申请号:FR2006903
申请日:2020-06-30
Inventor: CLOSS JULIEN , DELORME JEAN-MICHEL , FAUVARQUE DANIEL , FOLLIOT LAURENT , LEGRAIN GUILLAUME
IPC: G06T1/60 , H04N19/587
Abstract: Procédé de conversion d’une image numérique initiale en une image numérique convertie, puce électronique, système et produit programme d’ordinateur, l’image numérique initiale étant constituée d’un ensemble de pixels, les pixels étant associés respectivement à des couleurs, l’image numérique initiale étant acquise par un dispositif d’acquisition, l’image numérique convertie étant utilisable par un réseau de neurones, le procédé comprenant les étapes suivantes, redimensionnement de l’image numérique initiale pour obtenir une image numérique intermédiaire, le redimensionnement étant réalisé par la réduction d’un nombre de pixels de l’image initiale, modification d’un format d’un des pixels de l’image numérique intermédiaire pour obtenir l’image numérique convertie, la modification étant réalisée par augmentation d’un nombre de bits utilisés pour représenter la couleur du pixel. Le redimensionnement est réalisé préalablement à la modification. Figure pour l’abrégé : Fig. 5
-
-
-
-
-
-
-
-
-