公开(公告)号：KR1020120132693A

公开(公告)日：2012-12-07

申请号：KR1020127028853

申请日：2011-03-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 야에가시히데타미 ,  이가라시요시키 ,  나리시게가즈키 ,  무카와다카히토

IPC: H01L21/027

CPC classification number: H01L21/31138 ,  H01J37/32091 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31116 ,  H01L21/32139

Abstract: 반사 방지막 상에 형성된 포토 레지스트막으로 이루어지는 제 1 라인부를 마스크로 해서 상기 반사 방지막을 에칭하는 것에 의해서, 상기 포토 레지스트막과 상기 반사 방지막으로 이루어지는 제 2 라인부를 갖는 패턴을 형성하는 제 1 패턴 형성 공정과, 상기 포토 레지스트막에 전자를 조사하는 조사 공정과, 상기 제 2 라인부를 등방적으로 피복하도록 산화 실리콘막을 성막하는 산화 실리콘막 성막 공정과, 상기 산화 실리콘막을 상기 제 2 라인부의 상부에서 제거하고 상기 제 2 라인부의 측벽부로서 잔존하도록, 상기 산화 실리콘막을 에치백하는 에치백 공정과, 상기 제 2 라인부를 애싱하는 것에 의해서, 상기 산화 실리콘막으로 이루어지고 상기 측벽부로서 잔존하는 제 3 라인부를 포함하는 마스크 패턴을 형성하는 제 2 패턴 형성 공정을 포함하는 마스크 패턴의 형성 방법이 제공된다..

公开(公告)号：KR101916459B1

公开(公告)日：2018-11-07

申请号：KR1020120029140

申请日：2012-03-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이가라시요시키 ,  나리시게가즈키

IPC: H01L21/3065

CPC classification number: H01L21/31122 ,  H01J37/32082 ,  H01L21/31144

Abstract: 본발명은무기막을마스크로하여유기막을에칭하는경우에, 보잉등의에칭형상불량을발생시키지않으면서에칭할수 있는플라즈마에칭방법을제공한다. 처리용기내에, 그표면이실리콘함유물로이루어지는상부전극과, 피처리기판이배치되는하부전극이배치되고, 상부전극과하부전극의사이에플라즈마를형성하여피처리기판에대하여플라즈마에칭을행하는플라즈마에칭장치를이용하여, 무기막을마스크로하여피처리기판의유기막을플라즈마에칭함에있어서, 유기막을도중까지플라즈마에칭하고, 그후, 플라즈마를형성하면서상부전극에음의직류전압을인가하여, 에칭부위의측벽에상부전극의실리콘함유물을포함하는보호막을형성한후에, 플라즈마에칭을계속한다.

公开(公告)号：KR1020120109343A

公开(公告)日：2012-10-08

申请号：KR1020120029140

申请日：2012-03-22

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 이가라시요시키 ,  나리시게가즈키

IPC: H01L21/3065

CPC classification number: H01L21/31122 ,  H01J37/32082 ,  H01L21/31144

Abstract: PURPOSE: A plasma etching method and a storage medium are provided to prevent defects of an etching shape by forming a protective film comprising silicon inclusion of an upper electrode on a sidewall of an etching region. CONSTITUTION: A semiconductor wafer is arranged on a susceptor(step1). Plasma etching is performed on an organic film(step2). A protective film is formed on a sidewall of an etching portion by applying a DC voltage to an electrode branch of an upper electrode(step3). The plasma etching is performed again on the organic film(step4). The semiconductor wafer is carried out from a chamber(step5). [Reference numerals] (1) Arranging a semiconductor wafer; (2) Plasma etching on an organic film; (3) Forming a protective film on a sidewall of an etching portion by applying a DC voltage to an electrode branch of an upper electrode; (4) Plasma etching on the organic film again; (5) Carrying out the semiconductor wafer; (AA) Start; (BB) End

Abstract translation: 目的：提供等离子体蚀刻方法和存储介质，以通过在蚀刻区域的侧壁上形成包含上电极的硅夹杂物的保护膜来防止蚀刻形状的缺陷。 构成：在基座上设置半导体晶片（步骤1）。 在有机膜上进行等离子体蚀刻（步骤2）。 通过向上电极的电极分支施加DC电压，在蚀刻部的侧壁上形成保护膜（步骤3）。 在有机膜上再次进行等离子体蚀刻（步骤4）。 半导体晶片从腔室中进行（步骤5）。 （附图标记）（1）布置半导体晶片; （2）有机膜上的等离子体蚀刻; （3）通过向上电极的电极分支施加直流电压，在蚀刻部的侧壁上形成保护膜; （4）再次对有机膜进行等离子体蚀刻; （5）进行半导体晶圆; （AA）开始; （BB）结束

公开(公告)号：KR101088969B1

公开(公告)日：2011-12-01

申请号：KR1020090026118

申请日：2009-03-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 혼다마사노부 ,  마스자와겐지 ,  나카야마히로유키 ,  이와타마나부 ,  사토마나부 ,  나리시게가즈키

IPC: H01L21/3065

Abstract: 본 발명은 피처리 기판상의 전자 밀도 혹은 프로세스 특성의 분포 특성을 용이하고 또한 자유롭게 제어할 수 있는 플라즈마 처리 장치, 특히 용량 결합형의 플라즈마 처리 장치 및 이것을 사용하는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다. 이 용량 결합형 플라즈마 처리 장치는 상부 전극을 직경 방향에서 내측 상부 전극(60)과 외측 상부 전극(62)으로 2분할하고, 2개의 가변 직류 전원(80, 82)으로부터 독립된 제 1 및 제 2 직류 전압 V
C , V
E 를 양 상부 전극(60, 62)에 동시에 인가하도록 하고 있다. 이들 2개의 직류 전압 V
C , V
E 의 조합을 적절히 선택하는 것에 의해, 각종 어플리케이션(application)에 있어서 플라즈마 프로세스나 에칭 특성의 균일성을 향상시킬 수 있다.

公开(公告)号：KR1020110027597A

公开(公告)日：2011-03-16

申请号：KR1020100087628

申请日：2010-09-07

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나리시게가즈키 ,  시게타가즈오

IPC: H01L21/3065 ,  H01L21/027

CPC classification number: H01L21/31138 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/30655 ,  H01L21/0274

Abstract: PURPOSE: A method for processing an object to be processed and a computer readable storage medium therefor are provided to supply an H2 gas, or an H2 gas and an Ar gas to an etching container and make a processing gas in a plasma type, thereby increasing anti-plasma properties of a photo-resist layer. CONSTITUTION: A stage(4) is prepared on the bottom of a chamber(2). A shower head(5) functions as an upper electrode in an upper part of the chamber. An exhaust pipe(12) is connected to the bottom of the chamber. An exhaust device(13) includes a vacuum pump and a pressure adjusting valve. The exhaust device is connected to the exhaust pipe. A processing gas is supplied from a processing gas supply system(11) to the chamber through a gas supply pipe(10) and the shower head.

Abstract translation: 目的：提供一种用于处理待处理物体的方法及其计算机可读存储介质，用于向蚀刻容器提供H2气体或H2气体和Ar气体，并使等离子体类型的处理气体增加 抗光层的抗等离子体性质。 构成：在室（2）的底部准备阶段（4）。 淋浴头（5）在室的上部用作上电极。 排气管（12）连接到室的底部。 排气装置（13）包括真空泵和压力调节阀。 排气装置与排气管连接。 处理气体通过气体供给管（10）和喷淋头从处理气体供给系统（11）供给到室。

公开(公告)号：KR100976882B1

公开(公告)日：2010-08-18

申请号：KR1020080080065

申请日：2008-08-14

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나리시게가즈키 ,  나가쿠라고이치

IPC: H01L21/3065 ,  H01L21/306

CPC classification number: H01L21/31122 ,  H01L21/31116 ,  H01L21/31138

Abstract: 본 발명은 기판 상에 형성된 유기막을 에칭함에 있어서, 양호한 에칭 형상을 얻는 것을 과제로 한다.
본 발명에서는, 실리콘 함유막을 플라즈마에 의해 에칭하여 해당 막 상의 패턴 마스크의 패턴을 전사하는 공정과, 상기 패턴 마스크를 제거하여 상기 실리콘 함유막의 표면을 노출시키는 공정과, 플라즈마 중의 산소의 활성종에 의해 상기 실리콘 함유막의 패턴을 통해서 상기 유기막의 표면을 에칭하여 오목부를 형성하는 공정과, 그 후, 상기 실리콘 함유막을 스퍼터링하여 상기 오목부의 내벽면에 실리콘 함유물로 이루어지는 보호막을 형성하는 공정과, 오목부를 플라즈마 중의 산소의 활성종에 의해 상기 실리콘 함유막의 패턴을 통해서 깊이 방향으로 더 에칭하는 공정을 행함으로써, 오목부의 측벽을 산소의 활성종으로부터 보호하면서 에칭을 행할 수 있기 때문에 양호한 패턴 형상이 얻어진다.