公开(公告)号：KR101200942B1

公开(公告)日：2012-11-13

申请号：KR1020110103277

申请日：2011-10-10

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  김영훈 ,  최동귀

IPC: H03M1/12

CPC classification number: H03M1/141 ,  H03M1/121 ,  H03M2201/2216 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/93

Abstract: PURPOSE: An analog-digital converter and a method thereof are provided to increase accuracy by using folding and interpolation. CONSTITUTION: An upper signal processing part(120) generates an upper analog signal by amplifying an analog signal in a preset amplification ratio. A lower signal processing part(130) generates a lower analog signal by amplifying and folding the analog signal through an amplification line including an odd number of amplifiers. A comparison part(140) generates a comparison signal by comparing the upper analog signal and the lower analog signal according to a preset reference voltage. An encoding part(150) generates an upper digital signal by the upper analog signal and a lower digital signal by the lower analog signal according to the comparison signal. The encoding part generates an output signal by adding the upper digital signal and the lower digital signal. [Reference numerals] (110) Input part; (120) Upper signal processing part; (130) Lower signal processing part; (140) Comparison part; (150) Encoding part

Abstract translation: 目的：提供一种模拟数字转换器及其方法，以通过使用折叠和插值来提高精度。 构成：上信号处理部（120）通过以预设的放大率放大模拟信号来生成上模拟信号。 较低信号处理部分（130）通过包括奇数放大器的放大线放大和折叠模拟信号来产生较低的模拟信号。 比较部分（140）通过根据预设的参考电压比较上模拟信号和下模拟信号来产生比较信号。 编码部分（150）根据比较信号通过上模拟信号和较低数字信号通过较低模拟信号产生上数字信号。 编码部分通过将上数字信号和下数字信号相加来产生输出信号。 （附图标记）（110）输入部; （120）上信号处理部分; （130）下信号处理部分; （140）比较部分; （150）编码部分

公开(公告)号：KR101117216B1

公开(公告)日：2012-03-16

申请号：KR1020090121167

申请日：2009-12-08

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호

IPC: H03M1/12 ,  H03M1/58

Abstract: 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법이 개시된다. 본 발명의 일 실시 예에 따른 비선형 싱글 슬로프 아날로그 디지털 변환기는 입력 전압과 램프 입력을 비교되는 시점에 비교 신호를 출력하는 비교기; 입력되는 클록 신호로부터 서로 다른 샘플링 주파수의 신호를 생성하고, 상기 생성된 신호에서 순차적으로 낮은 샘플링 주파수의 신호를 선택하여 출력하는 비선형 카운터; 및 상기 비선형 카운터에서 출력되는 신호 중 상기 비교 신호에 해당하는 시점의 신호에 대한 정보를 저장하는 메모리부를 포함한다.

公开(公告)号：KR101111638B1

公开(公告)日：2012-02-14

申请号：KR1020110056421

申请日：2011-06-10

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  조규익 ,  김대윤

IPC: H03M1/12 ,  H04N5/3745

CPC classification number: H03M1/56 ,  H03M1/002 ,  H03M1/12 ,  H03M3/02 ,  H03M2201/2311 ,  H03M2201/62 ,  H04N5/3745

Abstract: PURPOSE: An analog-to-digital converter using correlated double sampling and an analog-to-digital converting method using the same are provided to reduce switching noise and power consumption by satisfying the number of bits to count the dissemination of reset signals. CONSTITUTION: A CMOS image sensor comprises a pixel array(1), a comparator(2), a CDS processing unit(3), an N-bit counter(6), and a latch unit(7). The CMOS image sensor comprises a vertical scanning circuit(8), a horizontal scan circuit(9), a lamp signal generator(10), an output circuit(11), and a control signal generating unit(12). The CDS processing unit comprises a CDS counter(4) and an and-logic(5) The control signal generating unit creates signals to control a vertical scanning circuit, a horizontal scanning circuit, a CDS processing unit, an N bit counter.

Abstract translation: 目的：提供使用相关双采样的模数转换器和使用其的模数转换方法，以通过满足计数复位信号传播的位数来减少开关噪声和功耗。 构成：CMOS图像传感器包括像素阵列（1），比较器（2），CDS处理单元（3），N位计数器（6）和锁存单元（7）。 CMOS图像传感器包括垂直扫描电路（8），水平扫描电路（9），灯信号发生器（10），输出电路（11）和控制信号生成单元（12）。 CDS处理单元包括CDS计数器（4）和逻辑电路（5）。控制信号产生单元产生信号以控制垂直扫描电路，水平扫描电路，CDS处理单元，N位计数器。

公开(公告)号：KR1020090123500A

公开(公告)日：2009-12-02

申请号：KR1020080049618

申请日：2008-05-28

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호

IPC: H03K5/134

CPC classification number: H03K5/135 ,  H03K3/356165 ,  H03K2005/00065

Abstract: PURPOSE: A clock delay circuit using a power source is provided to correct an error in a measurement environment and a manufacture process by controlling a clock signal of a high speed analog to digital converter in the outside. CONSTITUTION: A plurality of current control time delay cell(100) are serially connected and control the delay time of the clock based on an amount of inputted currents. A delay time controller(300) respectively inputs one input bias current quantity corresponding to the delay time of the clock to the current control time delay cell. The delay time controller is comprised of one first n-MOS FET. In the first n-MOS FET, a gate terminal is connected to the current control time delay cell. A drain terminal and the gate terminal are connected to the current source. A source terminal is connected to the ground. The current control time delay cell includes at least one basic CMOS inverter and one transformed inserter into which the n-MOS FET is inserted.

Abstract translation: 目的：提供使用电源的时钟延迟电路，以通过控制外部高速模数转换器的时钟信号来校正测量环境和制造过程中的误差。 构成：多个电流控制时间延迟单元（100）串联连接，并根据输入的电流量控制时钟的延迟时间。 延迟时间控制器（300）分别将与时钟的延迟时间相对应的一个输入偏置电流量输入到当前控制时间延迟单元。 延迟时间控制器由一个第一n-MOS FET组成。 在第一n-MOS FET中，栅极端子连接到电流控制时间延迟单元。 漏极端子和栅极端子连接到电流源。 源极端子连接到地。 电流控制时延单元包括至少一个基本CMOS反相器和插入n-MOS FET的一个变换插入器。

公开(公告)号：KR1020150137366A

公开(公告)日：2015-12-09

申请号：KR1020140065104

申请日：2014-05-29

Applicant: 삼성전자주식회사 ,  동국대학교 산학협력단

Inventor： 김대윤 ,  송민규 ,  황연성 ,  박재정

IPC: H04N5/217 ,  H04N5/357

CPC classification number: H04N5/378 ,  H03M1/1014 ,  H03M1/123 ,  H03M1/144 ,  H03M1/56

Abstract: 램프신호보정장치와방법및 이를포함하는이미지센서가제공된다. 상기램프신호보정장치는, 게인값이메모리에저장된데이터에따라변환되는트리머블트랜지스터(trimmable transistor)를포함하고, 상기메모리에는초기데이터가저장되며, 상기게인값이제1 게인값으로설정되어램프신호를받아제1 및제2 출력신호를출력하는 ADC, 상기제1 출력신호와상기제2 출력신호간의차이를연산하는감산기, 상기감산기의출력과기준값를비교하여, 상기램프신호의기울기변화여부를판단하는디지털비교기, 및상기기울기변화여부에따라, 상기메모리에저장된상기데이터를변경하는업다운카운터를포함하되, 상기업다운카운터가상기데이터를변경하면, 상기트리머블트랜지스터의상기제1 게인값은상기메모리에저장된데이터에따라제2 게인값으로변환된다.

Abstract translation: 提供了用于校准灯信号的装置和方法，以及包括其的图像传感器。 用于校准灯信号的装置包括：模拟数字转换器（ADC），包括根据增益值存储在存储器中的数据转换的可调晶体管，其中初始数据存储在存储器中，增益值为 设置为第一增益值以接收灯信号，以便输出第一和第二输出信号; 减法器，用于计算第一和第二输出信号之间的差; 数字比较器，用于将减法器的输出与参考值进行比较，以便确定灯信号的梯度是否变化; 以及用于根据梯度的变化来改变存储在存储器中的数据的向上/向下计数器。 如果上/下计数器改变数据，则可调整晶体管的第一增益值根据存储在存储器中的数据转换成第二增益值。

公开(公告)号：KR101293057B1

公开(公告)日：2013-08-05

申请号：KR1020120025574

申请日：2012-03-13

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤

IPC: H03M1/12 ,  H04N5/3745

CPC classification number: H03M1/56 ,  H03M1/0607 ,  H03M2201/23 ,  H03M2201/32 ,  H03M2201/615 ,  H03M2201/6372 ,  H04N5/3745

Abstract: PURPOSE: A comparator, an analog-to-digital (A/D) converter, a ramp signal slope compensating circuit, a complementary metal-oxide semiconductor (CMOS) image sensor containing the circuit, and a ramp signal slope compensating method in accordance with the above are provided to prevent the slope ratio of a fine ramp signal to a coarse ramp signal from being distorted due to the slope change of the fine ramp signal and to improve linearity of A/D conversion. CONSTITUTION: An A/D converter (10) includes an amplifier, a comparator (12), a first memory part (16), and a second memory part (18). The amplifier receives a pixel voltage, a reference voltage, a fine ramp voltage, and a coarse ramp voltage. The comparator is equipped with a switch, which is connected between a coarse ramp voltage input terminal receiving coarse ramp voltage input and the amplifier, and a capacitor. One end of the capacitor is connected between the switch and the amplifier, and the other end is connected to a ground voltage. The first memory part stores the most significant bit among 1 least significant bit (LSB) for the coarse ramp voltage. The second memory part stores the least significant bit among 1 LSB for the coarse ramp voltage. [Reference numerals] (12) Comparator; (14) Sink block part; (16) First memory part; (18) Second memory part; (21) Fine ramp generator; (22) Coarse ramp generator; (30) N bit counter

Abstract translation: 目的：比较器，模数（A / D）转换器，斜坡信号斜率补偿电路，含有电路的互补金属氧化物半导体（CMOS）图像传感器，以及根据 提供上述方式以防止精细斜坡信号与粗斜坡信号的斜率比由于精细斜坡信号的斜率变化而失真并提高A / D转换的线性度。 构成：A / D转换器（10）包括放大器，比较器（12），第一存储器部分（16）和第二存储器部分（18）。 放大器接收像素电压，参考电压，精细斜坡电压和粗斜坡电压。 比较器配有开关，连接在接收粗斜坡电压输入的粗斜坡电压输入端子和放大器之间，以及电容器。 电容器的一端连接在开关和放大器之间，另一端连接到接地电压。 第一个存储器部分存储粗斜坡电压的1个最低有效位（LSB）中的最高有效位。 第二存储器部分存储粗略斜坡电压的1 LSB中的最低有效位。 （附图标记）（12）比较器 （14）槽块部分; （16）第一记忆部分; （18）第二记忆部分; （21）细斜坡发生器; （22）粗斜坡发生器; （30）N位计数器

公开(公告)号：KR101145368B1

公开(公告)日：2012-05-15

申请号：KR1020100076944

申请日：2010-08-10

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호 ,  박성현

IPC: H03F3/50 ,  H03F3/45

Abstract: 본 발명은 완전 차동 구조 소오스 팔로워에 관한 것으로서, 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 제 1 PMOS와 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 제 2 PMOS와 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 제 1 PMOS의 드레인이 제 8 NMOS의 소스에 연결되고, 제 2 PMOS의 드레인이 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하며, 기존의 single ended 형태의 소오스 팔로워와 동일한 전력, 면적 상에서 상호 간섭에 의해 더욱더 낮은 출력 임피던스를 가지므로 넓은 아날로그 대역폭을 만족시킬 수 있다.

公开(公告)号：KR100987426B1

公开(公告)日：2010-10-12

申请号：KR1020080049618

申请日：2008-05-28

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호

IPC: H03K5/134

Abstract: 본 발명은 GHz 이상의 변환속도를 갖는 고속의 데이터 변환기, 그 중 고속의 아날로그-디지털 변환기 내부의 클럭 신호를 외부에서 조절함으로써 제조 공정, 측정 환경에서 발생한 오차를 보정할 수 있는 전류원을 이용한 클럭 지연회로를 제공하기 위한 것으로서, 입력되는 전류량에 기반하여 클럭의 지연시간이 조절되는 직렬로 연결된 적어도 하나 이상의 전류조절 시간지연 셀과, 클럭의 지연시간에 상응하는 1 개의 입력 바이어스 전류량을 상기 전류조절 시간지연 셀에 각각 입력하는 지연시간 조절부를 포함하는데 있다.
클럭 발생기, 디지털-아날로그 변환기, 데이터 변환기, 클럭 타이밍