公开(公告)号：KR101041147B1

公开(公告)日：2011-06-13

申请号：KR1020100031962

申请日：2010-04-07

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L21/0245 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L27/1281 ,  H01L27/3262 ,  H01L29/66757 ,  H01L29/78675 ,  H01L29/78696 ,  H01L27/1214

Abstract: PURPOSE: A thin film transistor including a multi crystal semiconductor layer, a method for manufacturing an active layer of the thin film transistor and a display device are provided to prevent the deterioration of a semiconductor property due to the concentration difference of metal catalyst by forming first and second multi crystal semiconductor layers with a third width by using the diffusion of the metal catalyst. CONSTITUTION: A buffer layer(120) is formed on a substrate(111). A first polycrystalline semiconductor layer(136) is formed on the buffer layer. A metal catalyst(125) is adjacent to the first polycrystalline semiconductor layer. A second polycrystalline semiconductor layer(137) is formed on the first polycrystalline semiconductor layer. The first and second polycrystalline semiconductor layers are crystallized through metal catalyst.

Abstract translation: 目的：提供一种包括多晶半导体层的薄膜晶体管，制造薄膜晶体管的有源层的方法和显示装置，以防止由于金属催化剂的浓度差而导致的半导体特性劣化 以及通过使用金属催化剂的扩散而具有第三宽度的第二多晶半导体层。 构成：在衬底（111）上形成缓冲层（120）。 在缓冲层上形成第一多晶半导体层（136）。 金属催化剂（125）与第一多晶半导体层相邻。 在第一多晶半导体层上形成第二多晶半导体层（137）。 第一和第二多晶半导体层通过金属催化剂结晶。

公开(公告)号：KR101146995B1

公开(公告)日：2012-05-22

申请号：KR1020100057111

申请日：2010-06-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박승규 ,  이기용 ,  서진욱 ,  정민재 ,  정윤모 ,  손용덕 ,  소병수 ,  박병건 ,  이길원 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L29/66757 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/78609 ,  H01L29/78675

Abstract: A method of crystallizing a silicon layer and a method of manufacturing a TFT, the method of crystallizing a silicon layer including forming a catalyst metal layer on a substrate; forming a catalyst metal capping pattern on the catalyst metal layer; forming a second amorphous silicon layer on the catalyst metal capping pattern; and heat-treating the second amorphous silicon layer to form a polycrystalline silicon layer.

公开(公告)号：KR101137391B1

公开(公告)日：2012-04-20

申请号：KR1020100026403

申请日：2010-03-24

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  박병건 ,  이동현 ,  이길원 ,  이탁영 ,  박종력 ,  정재완

IPC: H01L29/786 ,  H01L51/50 ,  H01L51/56

CPC classification number: H01L29/66742 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/3262 ,  H01L27/3274 ,  H01L29/66757 ,  H01L29/78618 ,  H01L51/0081

Abstract: 본 발명의 일 실시예는 이온 도핑 공정없이도 제조할 수 있는 박막 트랜지스터를 갖는 기판, 이의 제조 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치를 제공하는 것이다.

公开(公告)号：KR101117643B1

公开(公告)日：2012-03-05

申请号：KR1020100032337

申请日：2010-04-08

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이동현 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L21/02532 ,  H01L21/02488 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765

Abstract: 본발명은비정질실리콘막의결정화방법, 그리고이를적용한박막트랜지스터의제조방법및 이에의해제조된박막트랜지스터에관한것이다. 본발명의실시예에따른결정화방법은, 비정질실리콘막을형성하는단계, 비정질실리콘막위에서로이격되도록결정화촉매입자들을위치시키는단계, 비정질실리콘막에서결정화촉매입자들을선택적으로제거하는단계및 비정질실리콘막을열처리에의해결정화하는단계를포함한다.

公开(公告)号：KR101117739B1

公开(公告)日：2012-02-24

申请号：KR1020100022944

申请日：2010-03-15

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이탁영 ,  박병건 ,  정윤모 ,  박종력 ,  이동현 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  이길원 ,  정재완

IPC: H01L29/786

CPC classification number: H01L29/78645

Abstract: 온전류의 크기를 유지하면서 누설전류를 줄일 수 있는 박막 트랜지스터를 개시한다. 본 발명에 의한 박막 트랜지스터는 기판; 양끝단의 소스 영역 및 드레인 영역, 상기 소스 영역 또는 상기 드레인 영역에 인접한 저농도 도핑영역, 적어도 둘 이상의 채널영역, 상기 채널영역 사이의 고농도 도핑영역을 포함하는 상기 기판 위의 활성층; 상기 활성층 위의 게이트 절연막; 적어도 둘 이상의 개별 게이트 전극을 포함하고, 상기 개별 게이트 전극 아래에 채널영역이 위치하고, 최외각의 상기 개별 게이트 전극의 바깥쪽으로 상기 소스 영역 및 상기 드레인 영역이 위치한 상기 게이트 절연막 위의 다중 게이트 전극; 상기 다중 게이트 전극 위의 제1 층간 절연막; 및 상기 제1 층간 절연막을 관통하여 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극 및 드레인 전극; 을 포함한다.

公开(公告)号：KR1020110137086A

公开(公告)日：2011-12-22

申请号：KR1020100057111

申请日：2010-06-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박승규 ,  이기용 ,  서진욱 ,  정민재 ,  정윤모 ,  손용덕 ,  소병수 ,  박병건 ,  이길원 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L29/66757 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/78609 ,  H01L29/78675

Abstract: PURPOSE: A method for forming a polycrystalline silicon layer and a method for forming a thin film transistor using the same are provided to control a leakage current and leakage current dissemination of the thin film transistor by controlling the location and number of a grain boundary within the polycrystalline silicon. CONSTITUTION: A buffer layer is formed on a substrate(S110). A catalyst metal layer is formed on the buffer layer(S120). A first amorphous silicon layer is formed on the catalyst metal layer(S130). A catalyst metal capping pattern is formed by patterning the first amorphous silicon layer(S140). The thermal process is executed in 300-500°C range. The catalyst metal layer which is formed on a domain except for the catalyst metal capping pattern is eliminated when patterning the first amorphous silicon layer. A second amorphous silicon layer is formed on the catalyst metal capping pattern and the buffer layer(S150). The second amorphous silicon layer is crystallized by a thermal process(S160).

Abstract translation: 目的：提供一种形成多晶硅层的方法和使用其形成薄膜晶体管的方法，用于通过控制薄膜晶体管的位置和数量来控制薄膜晶体管的漏电流和漏电流散布 多晶硅。 构成：在衬底上形成缓冲层（S110）。 在缓冲层上形成催化剂金属层（S120）。 在催化剂金属层上形成第一非晶硅层（S130）。 通过图案化第一非晶硅层形成催化剂金属覆盖图案（S140）。 热处理在300-500°C范围内执行。 在图案化第一非晶硅层时，除去形成在催化剂金属封盖图案之外的畴上的催化剂金属层被消除。 在催化剂金属覆盖图案和缓冲层上形成第二非晶硅层（S150）。 通过热处理使第二非晶硅层结晶（S160）。