公开(公告)号：KR101125565B1

公开(公告)日：2012-03-23

申请号：KR1020090109837

申请日：2009-11-13

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  최준후 ,  정민재 ,  박승규 ,  이길원 ,  정재완 ,  이동현 ,  소병수 ,  구현우 ,  마이단축이반 ,  홍종원 ,  나흥열 ,  장석락

IPC: H01L29/786 ,  H01L51/50

CPC classification number: H01L29/66757 ,  H01L27/1277 ,  H01L27/3262

Abstract: 본 발명은 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 소스/드레인 영역 및 하나 또는 다수개의 채널영역을 구비하는 반도체층; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 상기 기판 전면에 걸쳐 위치하는 층간 절연막; 및 상기 층간절연막 상에 위치하며, 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 반도체층의 채널영역의 다결정 실리콘층은 저각결정립경계(low angle grain boundary)만을 포함하며, 고각결정립경계(high angle grain boundry)는 상기 반도체층의 채널영역 이외의 영역에 위치하는 것을 특징으로 하는 박막트랜지스터에 관한 것이다.
그리고, 기판을 형성하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층 상의 일부에 보호층 패턴을 형성하고, 상기 기판 전면에 걸쳐 금속촉매층을 형성하고, 상기 금속촉매층이 형성된 기판을 열처리하여 상기 보호층패턴의 에지에 금속 실리사이드를 라인형태로 형성한 후, 상기 금속실리사이드를 시드로 하여 상기 비정질 실리콘층을 결정화하고, 상기 보호층 패턴을 제거하고, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고, 상기 반도체층 상에 위치하는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 위치하는 게이트 전극을 형성하고, 상기 게이트 전극 상에 위치하 는 층간 절연막을 형성하고, 상기 층간 절연막 상에 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법에 관한 것이며, 상기 박막트랜지스터를 구비하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘층, 금속촉매

公开(公告)号：KR101056429B1

公开(公告)日：2011-08-11

申请号：KR1020100023506

申请日：2010-03-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박병건 ,  서진욱 ,  이기용 ,  정윤모 ,  박종력 ,  이탁영 ,  이동현 ,  이길원 ,  소병수 ,  정민재 ,  손용덕 ,  박승규 ,  정재완

IPC: H01L51/52 ,  H01L29/786

CPC classification number: H01L27/3262 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/3258 ,  H01L27/326 ,  H01L27/1214 ,  H01L27/0248

Abstract: PURPOSE: A display device and a manufacturing method thereof are provided to minimize the decreasing of a semiconductor chip characteristic by static electricity which is generated in a manufacturing process. CONSTITUTION: A semiconductor layer(136) is located on a substrate. A second semiconductor layer(137) is located on the substrate and is adjacent to a first semiconductor layer. The first insulation layer is located on the first semiconductor layer and the second semiconductor layer and includes a first opening part(161) which forms a space between the first semiconductor layer and the second semiconductor layer. A second insulation layer is located on the first insulation layer and fills the first opening.

Abstract translation: 目的：提供一种显示装置及其制造方法，以使制造工艺中产生的静电的半导体芯片特性的降低最小化。 构成：半导体层（136）位于衬底上。 第二半导体层（137）位于衬底上并与第一半导体层相邻。 第一绝缘层位于第一半导体层和第二半导体层上，并且包括在第一半导体层和第二半导体层之间形成空间的第一开口部分（161）。 第二绝缘层位于第一绝缘层上并填充第一开口。

公开(公告)号：KR1020110104795A

公开(公告)日：2011-09-23

申请号：KR1020100023901

申请日：2010-03-17

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  H01L27/1255 ,  H01L29/66757 ,  H01L29/41733 ,  H01L29/78606

Abstract: 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법들에서, 본 발명의 실시예에 따른 박막 트랜지스터는 기판 상에 형성된 액티브층과, 상기 액티브층의 일부 영역 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴의 일부 영역 위에 형성된 게이트 전극과, 상기 게이트 절연막 패턴 및 상기 게이트 전극을 덮는 식각 방지막 패턴, 그리고 상기 액티브층 및 상기 식각 방지막 패턴 위에 형성된 소스 부재 및 드레인 부재를 포함한다.

Abstract translation: 根据本发明实施例的薄膜晶体管包括形成在衬底上的有源层，形成在有源层的部分区域上的栅极绝缘膜图案， 形成在图案的一部分上的栅电极，覆盖栅极绝缘膜图案和栅电极的蚀刻防止膜图案以及形成在有源层和蚀刻防止膜图案上的源极部件和漏极部件。

公开(公告)号：KR101041147B1

公开(公告)日：2011-06-13

申请号：KR1020100031962

申请日：2010-04-07

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L21/0245 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L27/1281 ,  H01L27/3262 ,  H01L29/66757 ,  H01L29/78675 ,  H01L29/78696 ,  H01L27/1214

Abstract: PURPOSE: A thin film transistor including a multi crystal semiconductor layer, a method for manufacturing an active layer of the thin film transistor and a display device are provided to prevent the deterioration of a semiconductor property due to the concentration difference of metal catalyst by forming first and second multi crystal semiconductor layers with a third width by using the diffusion of the metal catalyst. CONSTITUTION: A buffer layer(120) is formed on a substrate(111). A first polycrystalline semiconductor layer(136) is formed on the buffer layer. A metal catalyst(125) is adjacent to the first polycrystalline semiconductor layer. A second polycrystalline semiconductor layer(137) is formed on the first polycrystalline semiconductor layer. The first and second polycrystalline semiconductor layers are crystallized through metal catalyst.

Abstract translation: 目的：提供一种包括多晶半导体层的薄膜晶体管，制造薄膜晶体管的有源层的方法和显示装置，以防止由于金属催化剂的浓度差而导致的半导体特性劣化 以及通过使用金属催化剂的扩散而具有第三宽度的第二多晶半导体层。 构成：在衬底（111）上形成缓冲层（120）。 在缓冲层上形成第一多晶半导体层（136）。 金属催化剂（125）与第一多晶半导体层相邻。 在第一多晶半导体层上形成第二多晶半导体层（137）。 第一和第二多晶半导体层通过金属催化剂结晶。

公开(公告)号：KR101041143B1

公开(公告)日：2011-06-13

申请号：KR1020090033235

申请日：2009-04-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 나흥열 ,  이기용 ,  서진욱 ,  정민재 ,  홍종원 ,  강유진 ,  장석락 ,  정윤모 ,  양태훈 ,  소병수 ,  박병건 ,  이동현 ,  이길원 ,  박종력 ,  최보경 ,  마이단축이반 ,  백원봉 ,  정재완

IPC: H01L21/02 ,  H01L21/00 ,  H01L21/67

CPC classification number: H01L21/67109

Abstract: 본 발명은 다수의 기판에 동시에 열처리 또는 박막을 형성하기 위한 기판 가공 장치에 관한 것으로, 가공 공정이 진행되는 가공 챔버 내부가 균일하게 가열되도록 함으로써, 상기 가공 챔버에 반입되며, 상기 보트에 적층되는 다수의 기판에 균일한 박막을 형성하거나, 균일하게 열처리할 수 있는 기판 가공 장치에 관한 것이다.
본 발명은 가공 챔버; 다수의 기판이 적층된 보트; 상기 가공 챔버의 외측에 위치하는 외부 가열 수단; 및 상기 보트를 상기 가공 챔버 내부로 반입 및 반출시키며, 하부 가열 수단을 포함하는 이송부를 포함하며, 상기 보트는 기판이 적층된 방향으로 중심부에 중앙 가열 수단이 위치하는 것을 특징으로 하는 기판 가공 장치에 관한 것이다.
기판 가공 장치, 중앙 가열 수단

公开(公告)号：KR1020110056084A

公开(公告)日：2011-05-26

申请号：KR1020090112770

申请日：2009-11-20

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이동현 ,  이기용 ,  서진욱 ,  양태훈 ,  정윤모 ,  박병건 ,  이길원 ,  박종력 ,  최보경 ,  소병수

IPC: H01L21/20 ,  H01L29/786 ,  H01L51/50

CPC classification number: H01L21/02672 ,  H01L21/0206 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02532 ,  H01L21/477 ,  H01L27/1277 ,  H01L27/3244 ,  H01L29/66757 ,  H01L29/78603 ,  H01L29/78675

Abstract: PURPOSE: A fabricating method of polysilicon, a thin film transistor, fabricating method for the same, organic light emitting diode display device comprising the same and fabricating method for the same are provided to improve the property of a semiconductor layer by minimizing the amount of metal silicide and metallic catalyst within an amorphous silicon layer. CONSTITUTION: In a fabricating method of polysilicon, a thin film transistor, fabricating method for the same, organic light emitting diode display device comprising the same and fabricating method for the same, a buffer layer(110) is formed on a substrate(100). A metal catalytic layer(115) is formed on the buffer layer. The metallic catalyst of the metal catalytic layer is expanded to the buffer layer. The metal catalytic layer is removed. The amorphous silicon layer is formed on the buffer layer. An amorphous silicon layer is hardened to be polycrystalline silicon layer by thermal-processing the substrate.

Abstract translation: 目的：提供多晶硅的制造方法，薄膜晶体管，其制造方法，其制造方法及其制造方法及其制造方法，以通过使金属的量最小化来提高半导体层的性能 非晶硅层内的硅化物和金属催化剂。 构成：在多晶硅的制造方法中，薄膜晶体管及其制造方法，包括该多晶硅的有机发光二极管显示装置及其制造方法，在基板（100）上形成缓冲层（110） 。 在缓冲层上形成金属催化剂层（115）。 金属催化剂层的金属催化剂扩展到缓冲层。 去除金属催化剂层。 在缓冲层上形成非晶硅层。 通过热处理衬底，非晶硅层被硬化为多晶硅层。

公开(公告)号：KR1020110019965A

公开(公告)日：2011-03-02

申请号：KR1020090077605

申请日：2009-08-21

Applicant: 삼성모바일디스플레이주식회사

Inventor： 나흥열 ,  이기용 ,  서진욱 ,  정민재 ,  홍종원 ,  강유진 ,  장석락 ,  정윤모 ,  양태훈 ,  박병건 ,  이동현 ,  이길원 ,  박종력 ,  최보경 ,  정재완 ,  소병수 ,  백원봉 ,  마이단축이반

IPC: H01L21/20

CPC classification number: B01D8/00 ,  C23C16/4412 ,  C23C16/45544 ,  Y02C20/30

Abstract: PURPOSE: A metal intercepting device and an atomic layer deposition device with the same are provided to discharge a discharging gas discharged from a processing chamber to the outside without a scrubber, thereby saving costs for installing the scrubber. CONSTITUTION: An intercepting chamber(310) provides an intercepting space. An intercepting plate(320) is located on one side of the intercepting chamber. The intercepting plate includes a body attached or detached to or from the intercepting chamber and an intercepting finger(324) inserted into the intercepting chamber. A coolant source(330) supplies a coolant. An attaching/detaching unit attaches/detaches the intercepting chamber to/from the intercepting plate.

Abstract translation: 目的：提供一种金属截留装置及其原子层沉积装置，以便将没有洗涤器的处理室排出的排放气体排出到外部，从而节省安装洗涤器的成本。 构成：拦截室（310）提供拦截空间。 拦截板（320）位于拦截室的一侧。 拦截板包括与拦截室连接或分离的主体以及插入拦截室的拦截手指（324）。 冷却剂源（330）供应冷却剂。 安装/拆卸单元将拦截室与拦截板相连/分离。

公开(公告)号：KR1020110132808A

公开(公告)日：2011-12-09

申请号：KR1020100052353

申请日：2010-06-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  박병건 ,  이동현 ,  이길원 ,  이탁영 ,  박종력

IPC: H01L21/20 ,  H01L21/324 ,  H01L29/786

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L27/1277 ,  H01L27/1214

Abstract: PURPOSE: A method for crystallization of a silicon layer and a method for forming a thin film transistor using the method for crystallization are provided to steadily form catalyst metal of a trace amount by changing the surface of an amorphous silicon layer into hydrophobic. CONSTITUTION: An amorphous silicon layer is formed on substrate(S110). The surface of the amorphous silicon is executed a hydrophobic treatment. A catalyst metal is formed on the amorphous silicon layer(S130). The amorphous silicon layer which forms the catalyst metal is crystallized to a polycrystalline silicon layer by a thermal process(S140). The hydrophobic treatment is processed using solution which contains hydrogen or fluorine. A gate insulating layer is formed on the polycrystalline silicon layer and a gate electrode is formed on the gate insulating layer. A source/drain domain is formed in both sides of the gate electrode. An inter layer insulating layer is formed on the gate insulating layer and the gate electrode. A source/drain electrode touches with the source/drain domain by passing through the inter layer insulating layer.

Abstract translation: 目的：提供一种硅层的结晶方法和使用该结晶方法形成薄膜晶体管的方法，通过将非晶硅层的表面改为疏水性，稳定地形成微量的催化剂金属。 构成：在基板上形成非晶硅层（S110）。 非晶硅的表面进行疏水处理。 在非晶硅层上形成催化剂金属（S130）。 形成催化剂金属的非晶硅层通过热处理结晶成多晶硅层（S140）。 使用含有氢或氟的溶液处理疏水处理。 在多晶硅层上形成栅极绝缘层，在栅极绝缘层上形成栅电极。 源极/漏极区域形成在栅电极的两侧。 在栅极绝缘层和栅电极上形成层间绝缘层。 源极/漏极通过穿过层间绝缘层与源极/漏极区域接触。

公开(公告)号：KR101073557B1

公开(公告)日：2011-10-14

申请号：KR1020090113887

申请日：2009-11-24

Applicant: 삼성모바일디스플레이주식회사

Inventor： 양태훈 ,  이기용 ,  서진욱 ,  박병건 ,  정윤모 ,  이동현 ,  이길원 ,  정재완 ,  박종력 ,  최보경 ,  백원봉 ,  소병수 ,  홍종원 ,  정민재 ,  나흥열 ,  마이단축이반 ,  강유진 ,  장석락

IPC: H01L21/203

CPC classification number: C23C14/3407 ,  C23C14/185 ,  C23C14/34 ,  H01J37/3417 ,  H01J37/3435 ,  H01J37/3438

Abstract: 본발명은제 1 영역및 제 2 영역을포함하는공정챔버; 상기공정챔버의내측에위치하는금속타겟; 상기금속타겟을이동시키며, 상기금속타겟으로부터방출되는금속촉매의진행방향을제어하기위한제 1 쉴드를포함하는타겟이송부; 및상기제 2 영역에상기금속타겟과대향되도록위치하는기판홀더를포함하며, 상기기판홀더에안착되는기판과금속타겟사이의직선거리와상기제 1 쉴드의길이의차이는 3cm 이하인것을특징으로하는스퍼터링장치에관한것이다.

Abstract translation: 本发明提供了一种处理室，包括：包括第一区域和第二区域的处理室; 位于处理室内的金属靶; 以及第一护罩，用于移动金属靶并控制从金属靶发射的金属催化剂的行进方向; 并且，在所述第二区域中与所述金属靶相对配置的基板支架的基板与配置在所述基板支架上的金属靶的直线距离与所述第一屏蔽件的长度之差为3cm以下 对溅射装置。

公开(公告)号：KR101146995B1

公开(公告)日：2012-05-22

申请号：KR1020100057111

申请日：2010-06-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박승규 ,  이기용 ,  서진욱 ,  정민재 ,  정윤모 ,  손용덕 ,  소병수 ,  박병건 ,  이길원 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L21/20 ,  H01L29/786

CPC classification number: H01L29/66757 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/78609 ,  H01L29/78675

Abstract: A method of crystallizing a silicon layer and a method of manufacturing a TFT, the method of crystallizing a silicon layer including forming a catalyst metal layer on a substrate; forming a catalyst metal capping pattern on the catalyst metal layer; forming a second amorphous silicon layer on the catalyst metal capping pattern; and heat-treating the second amorphous silicon layer to form a polycrystalline silicon layer.