公开(公告)号：KR101125565B1

公开(公告)日：2012-03-23

申请号：KR1020090109837

申请日：2009-11-13

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  최준후 ,  정민재 ,  박승규 ,  이길원 ,  정재완 ,  이동현 ,  소병수 ,  구현우 ,  마이단축이반 ,  홍종원 ,  나흥열 ,  장석락

IPC: H01L29/786 ,  H01L51/50

CPC classification number: H01L29/66757 ,  H01L27/1277 ,  H01L27/3262

Abstract: 본 발명은 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 소스/드레인 영역 및 하나 또는 다수개의 채널영역을 구비하는 반도체층; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치하는 게이트 전극; 상기 기판 전면에 걸쳐 위치하는 층간 절연막; 및 상기 층간절연막 상에 위치하며, 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 반도체층의 채널영역의 다결정 실리콘층은 저각결정립경계(low angle grain boundary)만을 포함하며, 고각결정립경계(high angle grain boundry)는 상기 반도체층의 채널영역 이외의 영역에 위치하는 것을 특징으로 하는 박막트랜지스터에 관한 것이다.
그리고, 기판을 형성하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층 상의 일부에 보호층 패턴을 형성하고, 상기 기판 전면에 걸쳐 금속촉매층을 형성하고, 상기 금속촉매층이 형성된 기판을 열처리하여 상기 보호층패턴의 에지에 금속 실리사이드를 라인형태로 형성한 후, 상기 금속실리사이드를 시드로 하여 상기 비정질 실리콘층을 결정화하고, 상기 보호층 패턴을 제거하고, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고, 상기 반도체층 상에 위치하는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 위치하는 게이트 전극을 형성하고, 상기 게이트 전극 상에 위치하 는 층간 절연막을 형성하고, 상기 층간 절연막 상에 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법에 관한 것이며, 상기 박막트랜지스터를 구비하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘층, 금속촉매

公开(公告)号：KR101056429B1

公开(公告)日：2011-08-11

申请号：KR1020100023506

申请日：2010-03-16

Applicant: 삼성모바일디스플레이주식회사

Inventor： 박병건 ,  서진욱 ,  이기용 ,  정윤모 ,  박종력 ,  이탁영 ,  이동현 ,  이길원 ,  소병수 ,  정민재 ,  손용덕 ,  박승규 ,  정재완

IPC: H01L51/52 ,  H01L29/786

CPC classification number: H01L27/3262 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/3258 ,  H01L27/326 ,  H01L27/1214 ,  H01L27/0248

Abstract: PURPOSE: A display device and a manufacturing method thereof are provided to minimize the decreasing of a semiconductor chip characteristic by static electricity which is generated in a manufacturing process. CONSTITUTION: A semiconductor layer(136) is located on a substrate. A second semiconductor layer(137) is located on the substrate and is adjacent to a first semiconductor layer. The first insulation layer is located on the first semiconductor layer and the second semiconductor layer and includes a first opening part(161) which forms a space between the first semiconductor layer and the second semiconductor layer. A second insulation layer is located on the first insulation layer and fills the first opening.

Abstract translation: 目的：提供一种显示装置及其制造方法，以使制造工艺中产生的静电的半导体芯片特性的降低最小化。 构成：半导体层（136）位于衬底上。 第二半导体层（137）位于衬底上并与第一半导体层相邻。 第一绝缘层位于第一半导体层和第二半导体层上，并且包括在第一半导体层和第二半导体层之间形成空间的第一开口部分（161）。 第二绝缘层位于第一绝缘层上并填充第一开口。

公开(公告)号：KR1020110104795A

公开(公告)日：2011-09-23

申请号：KR1020100023901

申请日：2010-03-17

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  H01L27/1255 ,  H01L29/66757 ,  H01L29/41733 ,  H01L29/78606

Abstract: 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법들에서, 본 발명의 실시예에 따른 박막 트랜지스터는 기판 상에 형성된 액티브층과, 상기 액티브층의 일부 영역 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴의 일부 영역 위에 형성된 게이트 전극과, 상기 게이트 절연막 패턴 및 상기 게이트 전극을 덮는 식각 방지막 패턴, 그리고 상기 액티브층 및 상기 식각 방지막 패턴 위에 형성된 소스 부재 및 드레인 부재를 포함한다.

Abstract translation: 根据本发明实施例的薄膜晶体管包括形成在衬底上的有源层，形成在有源层的部分区域上的栅极绝缘膜图案， 形成在图案的一部分上的栅电极，覆盖栅极绝缘膜图案和栅电极的蚀刻防止膜图案以及形成在有源层和蚀刻防止膜图案上的源极部件和漏极部件。

公开(公告)号：KR101041147B1

公开(公告)日：2011-06-13

申请号：KR1020100031962

申请日：2010-04-07

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L21/0245 ,  H01L21/02532 ,  H01L21/02672 ,  H01L27/1277 ,  H01L27/1281 ,  H01L27/3262 ,  H01L29/66757 ,  H01L29/78675 ,  H01L29/78696 ,  H01L27/1214

Abstract: PURPOSE: A thin film transistor including a multi crystal semiconductor layer, a method for manufacturing an active layer of the thin film transistor and a display device are provided to prevent the deterioration of a semiconductor property due to the concentration difference of metal catalyst by forming first and second multi crystal semiconductor layers with a third width by using the diffusion of the metal catalyst. CONSTITUTION: A buffer layer(120) is formed on a substrate(111). A first polycrystalline semiconductor layer(136) is formed on the buffer layer. A metal catalyst(125) is adjacent to the first polycrystalline semiconductor layer. A second polycrystalline semiconductor layer(137) is formed on the first polycrystalline semiconductor layer. The first and second polycrystalline semiconductor layers are crystallized through metal catalyst.

Abstract translation: 目的：提供一种包括多晶半导体层的薄膜晶体管，制造薄膜晶体管的有源层的方法和显示装置，以防止由于金属催化剂的浓度差而导致的半导体特性劣化 以及通过使用金属催化剂的扩散而具有第三宽度的第二多晶半导体层。 构成：在衬底（111）上形成缓冲层（120）。 在缓冲层上形成第一多晶半导体层（136）。 金属催化剂（125）与第一多晶半导体层相邻。 在第一多晶半导体层上形成第二多晶半导体层（137）。 第一和第二多晶半导体层通过金属催化剂结晶。

公开(公告)号：KR1020110132808A

公开(公告)日：2011-12-09

申请号：KR1020100052353

申请日：2010-06-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  박병건 ,  이동현 ,  이길원 ,  이탁영 ,  박종력

IPC: H01L21/20 ,  H01L21/324 ,  H01L29/786

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L27/1277 ,  H01L27/1214

Abstract: PURPOSE: A method for crystallization of a silicon layer and a method for forming a thin film transistor using the method for crystallization are provided to steadily form catalyst metal of a trace amount by changing the surface of an amorphous silicon layer into hydrophobic. CONSTITUTION: An amorphous silicon layer is formed on substrate(S110). The surface of the amorphous silicon is executed a hydrophobic treatment. A catalyst metal is formed on the amorphous silicon layer(S130). The amorphous silicon layer which forms the catalyst metal is crystallized to a polycrystalline silicon layer by a thermal process(S140). The hydrophobic treatment is processed using solution which contains hydrogen or fluorine. A gate insulating layer is formed on the polycrystalline silicon layer and a gate electrode is formed on the gate insulating layer. A source/drain domain is formed in both sides of the gate electrode. An inter layer insulating layer is formed on the gate insulating layer and the gate electrode. A source/drain electrode touches with the source/drain domain by passing through the inter layer insulating layer.

Abstract translation: 目的：提供一种硅层的结晶方法和使用该结晶方法形成薄膜晶体管的方法，通过将非晶硅层的表面改为疏水性，稳定地形成微量的催化剂金属。 构成：在基板上形成非晶硅层（S110）。 非晶硅的表面进行疏水处理。 在非晶硅层上形成催化剂金属（S130）。 形成催化剂金属的非晶硅层通过热处理结晶成多晶硅层（S140）。 使用含有氢或氟的溶液处理疏水处理。 在多晶硅层上形成栅极绝缘层，在栅极绝缘层上形成栅电极。 源极/漏极区域形成在栅电极的两侧。 在栅极绝缘层和栅电极上形成层间绝缘层。 源极/漏极通过穿过层间绝缘层与源极/漏极区域接触。

公开(公告)号：KR101146993B1

公开(公告)日：2012-05-22

申请号：KR1020100052353

申请日：2010-06-03

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  박병건 ,  이동현 ,  이길원 ,  이탁영 ,  박종력

IPC: H01L21/20 ,  H01L21/324 ,  H01L29/786

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L27/1277

Abstract: 본 발명의 일 측면에 따라 실리콘층의 결정화 방법을 개시한다. 기판 위에 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층의 표면이 소수성이 되도록 상기 비정질 실리콘의 표면을 소수성 처리한다. 상기 소수성 처리된 상기 비정질 실리콘층 위에 촉매 금속을 형성한다. 상기 촉매 금속이 형성된 상기 비정질 실리콘층을 열처리하여 다결정 실리콘층으로 결정화한다.

公开(公告)号：KR101084261B1

公开(公告)日：2011-11-16

申请号：KR1020100023901

申请日：2010-03-17

Applicant: 삼성모바일디스플레이주식회사

Inventor： 손용덕 ,  이기용 ,  서진욱 ,  정민재 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  이동현 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L27/1214 ,  H01L27/1255 ,  H01L29/66757

Abstract: 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법들에서, 본 발명의 실시예에 따른 박막 트랜지스터는 기판 상에 형성된 액티브층과, 상기 액티브층의 일부 영역 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴의 일부 영역 위에 형성된 게이트 전극과, 상기 게이트 절연막 패턴 및 상기 게이트 전극을 덮는 식각 방지막 패턴, 그리고 상기 액티브층 및 상기 식각 방지막 패턴 위에 형성된 소스 부재 및 드레인 부재를 포함한다.

公开(公告)号：KR1020110113024A

公开(公告)日：2011-10-14

申请号：KR1020100032337

申请日：2010-04-08

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이동현 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  이길원 ,  정윤모 ,  박병건 ,  박종력 ,  이탁영 ,  정재완

IPC: H01L29/786

CPC classification number: H01L21/02532 ,  H01L21/02488 ,  H01L21/02672 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765 ,  H01L27/1214

Abstract: 본 발명은 비정질 실리콘막의 결정화 방법, 그리고 이를 적용한 박막 트랜지스터의 제조 방법 및 이에 의해 제조된 박막 트랜지스터에 관한 것이다. 본 발명의 실시예에 따른 결정화 방법은, 비정질 실리콘막을 형성하는 단계, 비정질 실리콘막 위에 서로 이격되도록 결정화 촉매 입자들을 위치시키는 단계, 비정질 실리콘막에서 결정화 촉매 입자들을 선택적으로 제거하는 단계 및 비정질 실리콘막을 열처리에 의해 결정화하는 단계를 포함한다.

公开(公告)号：KR1020110107189A

公开(公告)日：2011-09-30

申请号：KR1020100026403

申请日：2010-03-24

Applicant: 삼성모바일디스플레이주식회사

Inventor： 정윤모 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  박병건 ,  이동현 ,  이길원 ,  이탁영 ,  박종력 ,  정재완

IPC: H01L29/786 ,  H01L51/50 ,  H01L51/56

CPC classification number: H01L29/66742 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/3262 ,  H01L27/3274 ,  H01L29/66757 ,  H01L29/78618 ,  H01L51/0081 ,  H01L29/458 ,  H01L27/1214 ,  H01L51/105

Abstract: 본 발명의 일 실시예는 이온 도핑 공정없이도 제조할 수 있는 박막 트랜지스터를 갖는 기판, 이의 제조 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치를 제공하는 것이다.

公开(公告)号：KR1020110103736A

公开(公告)日：2011-09-21

申请号：KR1020100022944

申请日：2010-03-15

Applicant: 삼성모바일디스플레이주식회사

Inventor： 이탁영 ,  박병건 ,  정윤모 ,  박종력 ,  이동현 ,  이기용 ,  서진욱 ,  정민재 ,  손용덕 ,  소병수 ,  박승규 ,  이길원 ,  정재완

IPC: H01L29/786

CPC classification number: H01L29/78645 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78696

Abstract: 온전류의 크기를 유지하면서 누설전류를 줄일 수 있는 박막 트랜지스터를 개시한다. 본 발명에 의한 박막 트랜지스터는 기판; 양끝단의 소스 영역 및 드레인 영역, 상기 소스 영역 또는 상기 드레인 영역에 인접한 저농도 도핑영역, 적어도 둘 이상의 채널영역, 상기 채널영역 사이의 고농도 도핑영역을 포함하는 상기 기판 위의 활성층; 상기 활성층 위의 게이트 절연막; 적어도 둘 이상의 개별 게이트 전극을 포함하고, 상기 개별 게이트 전극 아래에 채널영역이 위치하고, 최외각의 상기 개별 게이트 전극의 바깥쪽으로 상기 소스 영역 및 상기 드레인 영역이 위치한 상기 게이트 절연막 위의 다중 게이트 전극; 상기 다중 게이트 전극 위의 제1 층간 절연막; 및 상기 제1 층간 절연막을 관통하여 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극 및 드레인 전극; 을 포함한다.