-
公开(公告)号：KR100612868B1
公开(公告)日：2006-08-14
申请号：KR1020040090495
申请日：2004-11-08
Applicant: 삼성전자주식회사
IPC: H01L21/20 , H01L21/203
CPC classification number: H01L29/66765 , C23C14/3464 , C23C14/46 , H01L21/0242 , H01L21/02422 , H01L21/02532 , H01L21/02631
Abstract: 양질의 다결정 실리콘 TFT의 제조 방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘 TFT의 제조방법은: 기판과 기판에 피착될 실리콘 타겟 물질이 장착된 챔버 내에서, 상기 실리콘 타겟 물질에 이온빔을 조사하는 메인 고주파 유도결합 플라즈마 소스와, 상기 기판에 이온빔을 조사하는 보조 고주파 유도결합 플라즈마 소스를 이용하는 IBD(Ion Beam Deposition)에 의해 250℃의 이하의 온도에서 상기 기판에 실리콘 필름을 형성하는 단계;를 포함한다.
다결정, 바텀, 게이트, TFTAbstract translation: 公开了一种在衬底上制备半导体膜的方法。 该方法包括在沉积室中布置绝缘衬底，并使用离子束沉积将半导体膜沉积到绝缘衬底上，其中沉积期间绝缘衬底的温度不超过250℃。该方法可以产生薄膜晶体管 。 所公开的离子束沉积方法在较低温度和低杂质下形成具有所需光滑度和晶粒尺寸的膜形态。 能够在诸如塑料柔性基底的低熔点基底上沉积半导体膜。
-
公开(公告)号：KR101334181B1
公开(公告)日：2013-11-28
申请号：KR1020070038978
申请日：2007-04-20
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/7869 , H01L21/02554 , H01L21/02565 , H01L21/02667 , H01L21/02672 , H01L21/02675
Abstract: 선택적으로 결정화된 채널을 갖는 박막 트랜지스터 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 게이트, 채널층, 소스 및 드레인을 포함하는 박막 트랜지스터에 있어서, 상기 채널층은 산화물 반도체층이고, 상기 소스 및 드레인과 접촉된 상기 채널층의 적어도 일부분은 결정화된 것을 특징으로 하는 박막 트랜지스터를 제공한다. 또한 개시된 본 발명은 게이트, 채널층, 소스 및 드레인을 포함하는 박막 트랜지스터의 제조 방법에 있어서, 산화물 반도체층으로 상기 채널층을 형성하는 단계 및 상기 채널층에 금속성분을 주입하여 상기 채널층의 상기 소스 및 드레인과 접촉된 부분의 적어도 일부를 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 제공한다. 상기 금속성분은 금속층의 증착과 열처리를 이용하거나 이온주입을 이용하여 주입할 수 있다.
-
公开(公告)号：KR101124503B1
公开(公告)日：2012-03-15
申请号：KR1020050055111
申请日：2005-06-24
Applicant: 삼성전자주식회사
IPC: H01L21/20
CPC classification number: C30B29/06 , Y10T428/10
Abstract: 본 발명은 그레인 크기가 크고 배향성이 우수한 실리콘 박막을 제조에 관하여 개시한다.
개시된 방법은: 고배향성 실리콘층 형성방법 및 고배향성 실리콘층 적층기판에 관한 것으로, 기판 상에 알루미늄층을 형성하는 단계; 알루미늄층을 고배향성 알루미늄층으로 결정화하는 단계; 상기 고배향성 다결정 알루미늄층 상에 γ-Al
2 O
3 층을 형성하는 단계; 및 상기 γ-Al
2 O
3 층 상에 실리콘층을 에피성장시키는 단계를 포함하여, 이동도가 높은 반도체 소자를 얻을 수 있게 한다.
이동도, 고배향성, 그레인, 다결정성, 에피성장-
14.发明授权
公开(公告)号：KR101100423B1
公开(公告)日：2011-12-30
申请号：KR1020050030285
申请日：2005-04-12
Applicant: 삼성전자주식회사
IPC: H01L29/786
Abstract: 개시된 실리콘 박막트랜지스터는: 기판에 형성되는 실리콘 채널과; 상기 실리콘 채널 위에 형성되는 게이트 절연층과; 상기 게이트 절연층 위에 마련되는 게이트를; 구비하고, 상기 게이트 절연층은 상기 실리콘 채널의 플라즈마 저온산화에 의한 산화막 및 상기 채널에 별도로 증착된 산화막을 포함하는 구조를 가진다. 이러한 박막트랜지스터는 게이트절연층과 채널간의 개선된 인터페이스특성을 가지며, 특히 낮은 구동전압을 가진다.
다결정, 실리콘, 게이트 절연층, 플라즈마 산화, 저온산화-
-
Patent Agency Ranking
公开(公告)号：KR1020080044761A
公开(公告)日：2008-05-21
申请号：KR1020070109159
申请日：2007-10-29
Applicant: 삼성전자주식회사
IPC: C30B29/06
Abstract: A single crystal silicon rod structure is provided to form a single crystal silicon rod without defects by forming a rod at a part of a silicon layer and performing recrystallizing of silicon. A single crystal silicon rod structure includes a polycrystalline silicon body(102) and a single crystal silicon rod(104). The polycrystalline silicon body has a radial grain boundary formed from a crystalline nuclear generation position. The single crystal silicon rod is non-radially connected to the polycrystalline silicon body from the crystalline nuclear generation position. The single crystal silicon rod is formed on a silicon substrate as a bridge structure by removing an insulation layer of a bottom surface. The crystalline nuclear generation position corresponds to a first hole or a second hole. A GAA transistor includes the single crystal silicon rod structure. A NAND flash memory includes the single crystal silicon rod structure.
Abstract translation: 提供单晶硅棒结构，通过在硅层的一部分形成棒并进行硅的再结晶，形成无缺陷的单晶硅棒。 单晶硅棒结构包括多晶硅体（102）和单晶硅棒（104）。 多晶硅体具有由晶核产生位置形成的径向晶界。 单晶硅棒从结晶核产生位置非径向连接到多晶硅体。 通过去除底面的绝缘层，在硅衬底上形成单晶硅棒作为桥结构。 结晶核产生位置对应于第一孔或第二孔。 GAA晶体管包括单晶硅棒结构。 NAND闪存包括单晶硅棒结构。
-
公开(公告)号：KR100818285B1
公开(公告)日：2008-04-01
申请号：KR1020060113898
申请日：2006-11-17
Applicant: 삼성전자주식회사
IPC: C30B29/06
CPC classification number: C30B29/06 , C30B13/24 , C30B25/02 , C30B29/60 , H01L21/02381 , H01L21/02488 , H01L21/02532 , H01L21/02664 , H01L21/02675 , H01L29/42392 , H01L29/78696 , Y10T428/2962
Abstract: A method for forming a single crystal silicon rod is provided to form a thin film transistor or a semiconductor device using a defect-free single crystal silicon by forming and crystallizing a rod pattern on a portion of a silicon layer. Insulating layers(12,16,18) are formed on a substrate(10), and then holes are formed in the insulating layers. Silicon is selectively grown in the holes, and then a silicon layer(24) is formed on the holes and the insulating layer. A rod pattern is formed on the silicon layer in a non-radiation direction with respect to the holes. The silicon layer with the rod pattern is irradiated by a laser beam to melt the silicon layer and to generate a seed at a nucleation site corresponding to each hole, so that a rod is formed of single crystal.
Abstract translation: 提供了形成单晶硅棒的方法，以通过在硅层的一部分上形成和结晶棒图来形成薄膜晶体管或使用无缺陷单晶硅的半导体器件。 绝缘层（12,16,18）形成在基板（10）上，然后在绝缘层中形成空穴。 在孔中有选择地生长硅，然后在孔和绝缘层上形成硅层（24）。 在硅层上相对于孔在非辐射方向上形成棒图案。 具有棒图案的硅层用激光束照射以熔化硅层，并在对应于每个孔的成核位点产生种子，从而由单晶形成棒。
-
公开(公告)号：KR100785019B1
公开(公告)日：2007-12-11
申请号：KR1020060052100
申请日：2006-06-09
Applicant: 삼성전자주식회사
IPC: H01L29/786
CPC classification number: H01L29/66765 , H01L21/02532 , H01L21/02686 , H01L27/1281 , H01L27/1214
Abstract: A bottom gate thin film transistor and a method for manufacturing the same are provided to obtain a high mobility characteristic and low defect density by easily forming a lateral grown polycrystalline channel region. A bottom gate electrode(12) is formed on a substrate(10). A gate insulating layer(14) is formed on the substrate in order to cover the bottom gate electrode. An amorphous semiconductor layer is formed on the gate insulating layer. An amorphous channel region(16a) is formed on the gate electrode by patterning the amorphous semiconductor layer. The amorphous channel region is molten by performing a laser annealing process. A lateral grown polycrystalline channel region is formed by crystallizing the molten amorphous channel region.
Abstract translation: 提供底栅薄膜晶体管及其制造方法，通过容易地形成横向生长的多晶沟道区域来获得高迁移率特性和低缺陷密度。 底栅电极（12）形成在基板（10）上。 为了覆盖底栅电极，在基板上形成栅极绝缘层（14）。 在栅绝缘层上形成非晶半导体层。 通过图案化非晶半导体层，在栅电极上形成无定形沟道区（16a）。 通过进行激光退火处理使无定形沟道区熔融。 通过使熔融的无定形沟道区域结晶来形成横向生长的多晶沟道区域。
-
公开(公告)号：KR1020060041414A
公开(公告)日：2006-05-12
申请号：KR1020040090495
申请日：2004-11-08
Applicant: 삼성전자주식회사
IPC: H01L21/20 , H01L21/203
CPC classification number: H01L29/66765 , C23C14/3464 , C23C14/46 , H01L21/0242 , H01L21/02422 , H01L21/02532 , H01L21/02631
Abstract: 양질의 다결정 실리콘 TFT의 제조 방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘 TFT의 제조방법은:
게이트 위에 게이트 절연물질층과 비정질 실리콘층을 IBD(Ion Beam Deposition)에 의해 다결정 실리콘을 형성하는 단계; IBD로 증착된 비정질 실리콘층 위에 게이트 절연물질층을 형성하는 단계;를 포함한다.
다결정, 바텀, 게이트, TFTAbstract translation: 公开了一种在衬底上制备半导体膜的方法。 该方法包括在沉积室中布置绝缘衬底，并使用离子束沉积将半导体膜沉积到绝缘衬底上，其中沉积期间绝缘衬底的温度不超过250℃。该方法可以产生薄膜晶体管 。 所公开的离子束沉积方法在较低温度和低杂质下形成具有所需光滑度和晶粒尺寸的膜形态。 能够在诸如塑料柔性基底的低熔点基底上沉积半导体膜。
-
公开(公告)号：KR1020080010163A
公开(公告)日：2008-01-30
申请号：KR1020060070296
申请日：2006-07-26
Applicant: 삼성전자주식회사
IPC: H01L27/14
CPC classification number: H01L27/14627 , H01L27/14621 , H01L27/14632 , H01L27/14685 , H01L27/14687 , H01L31/02327
Abstract: A method of forming a micro lens and an image sensor including the micro lens and a manufacturing method thereof are provided to reduce a dead zone in case of forming the micro lens in such a way of adding a second shell unit to a first shell unit. A method of forming a micro lens(MLa) includes the steps of: forming a silicon pattern on a semiconductor substrate(SUB) having a lower structure; forming a capping film on the substrate to cover the silicon pattern; transforming the silicon pattern into a pole type polysilicon pattern, and the capping film into a round-type shell unit by annealing the silicon pattern and the capping film; and filling the shell unit with a lens material(F) through an opening unit between the circumference of the shell unit and the substrate.
Abstract translation: 提供一种形成微透镜的方法和包括微透镜的图像传感器及其制造方法，以在以第二壳单元添加第二壳单元的方式形成微透镜的情况下减少死区。 一种形成微透镜（MLa）的方法包括以下步骤：在具有较低结构的半导体衬底（SUB）上形成硅图案; 在衬底上形成覆盖硅图案的封盖膜; 将硅图案转变为极型多晶硅图案，并且通过退火硅图案和封盖膜将封盖膜转变成圆形壳单元; 以及通过壳单元的周边与基板之间的开口单元将透镜材料（F）填充到壳单元中。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.023 seconds)
