公开(公告)号：KR100787894B1

公开(公告)日：2007-12-27

申请号：KR1020070007376

申请日：2007-01-24

Applicant: 삼성전자주식회사

Inventor： 유승관 ,  최희국 ,  심성민 ,  장동현

IPC: H01L21/60

CPC classification number: H01L23/49816 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/4809 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/484 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/73215 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: A semiconductor chip structure and a method for manufacturing the semiconductor chip structure, and a semiconductor chip package and a method for manufacturing the semiconductor chip package are provided to increase junction strength between an insulating layer and a rewiring layer, and the insulating layer and an adhesive layer, thereby preventing exfoliation therebetween. A first insulating layer(110) having a first opening(111) exposing a pad of a chip is formed on a semiconductor chip(105). A rewiring layer(115) is formed partially on the first insulating layer to be contacted with the chip pad. A second insulating layer(120) having at least one groove is formed on the rewiring layer and the first insulating layer. An adhesive layer(125) having at least one protrusions(116,123,126) interconnected with the grooves is formed on the second insulating layer.

Abstract translation: 提供半导体芯片结构和半导体芯片结构的制造方法以及半导体芯片封装以及半导体芯片封装的制造方法，以增加绝缘层与重新布线层之间的结合强度，以及绝缘层和粘接剂 从而防止它们之间的剥离。 在半导体芯片（105）上形成具有暴露芯片焊盘的第一开口（111）的第一绝缘层（110）。 部分地在第一绝缘层上形成再布线层115以与芯片焊盘接触。 在再布线层和第一绝缘层上形成具有至少一个沟槽的第二绝缘层（120）。 在所述第二绝缘层上形成具有与所述槽互连的至少一个突起（116,123,126）的粘合剂层（125）。

公开(公告)号：KR1020050096600A

公开(公告)日：2005-10-06

申请号：KR1020040022030

申请日：2004-03-31

Applicant: 삼성전자주식회사

Inventor： 신동길 ,  최희국 ,  이왕주 ,  문호정 ,  신운하

IPC: H01L23/12

CPC classification number: H01L25/105 ,  H01L23/12 ,  H01L23/3128 ,  H01L25/0657

Abstract: 적층형 반도체 패키지를 인쇄회로기판에 실장할 때 사용되는 카트리지 및 이를 이용한 실장방법에 관해 개시한다. 이를 위해 본 발명은, 적층형 반도체 패키지를 인쇄회로기판 위에 실장할 때 사용되는 카트리지(cartridge) 본체와, 상기 카트리지 본체에서 반도체 패키지가 실장되는 영역에 형성된 개구부와, 상기 개구부의 가장자리에 형성되어 반도체 패키지의 적층형 실장을 가능케 하는 가이더(guider)와, 상기 카트리지 본체에 연결되어 형성되고, 상기 인쇄회로기판에 장착하는데 사용되는 장착수단을 구비하는 것을 특징으로 하는 적층형 반도체 패키지 실장시 사용되는 카트리지를 제공한다.

公开(公告)号：KR100483460B1

公开(公告)日：2005-07-07

申请号：KR1019980020841

申请日：1998-06-05

Applicant: 삼성전자주식회사

Inventor： 손대우 ,  최희국 ,  김병만

IPC: H01L23/48

Abstract: 본 발명은 빔리드가 형성된 테이프를 이용한 에프비지에이 패키지(FBGA package)에 관한 것으로, 더욱 구체적으로는 개구부를 통해 노출되는 빔리드를 봉지하는 봉지재가 원활하게 주입될 수 있는 에프비지에이 패키지에 관한 것이며, 이를 위하여 반도체 칩과 테이프 사이에 개재되는 탄성중합체를 본딩패드에 면한 쪽에서 소정의 각도를 이루도록 형태를 변경한 구조를 개시하고 이와 함께 탄성중합체의 소정의 각도를 이루는 면에서 일부를 반도체 칩의 활성면에 수직으로 형성하는 등의 형태를 변경한 구조를 개시하며, 이러한 구조를 통하여 탄성중합체의 사이로 또는 탄성중합체의 일면을 따라 주입되는 액상의 봉지재가 종래에 비하여 짧은 시간 내에 스며들어 경화될 수 있도록 하고, 그 과정에서 봉지재 내에 기포가 발생되지 않도록 함으로써 에� �비지에이 패키지의 제조공정의 수율을 향상할 수 있다.

公开(公告)号：KR1020050020501A

公开(公告)日：2005-03-04

申请号：KR1020030058511

申请日：2003-08-23

Applicant: 삼성전자주식회사

Inventor： 김진호 ,  최희국 ,  강인구

IPC: H01L23/48

CPC classification number: H05K3/3452 ,  H01L2224/10 ,  H05K3/243 ,  H05K2201/0989 ,  H05K2201/10734 ,  H05K2203/0577 ,  H05K2203/058

Abstract: PURPOSE: An interconnection board for an NSMD(non solder mask defined)-type BGA(ball grid array) package is provided to avoid a crack in a pattern by reducing concentration of stress on an interface between an interconnection pattern and a solder mask. CONSTITUTION: A body of a board is prepared. An interconnection pattern(70) of a copper material is formed on a surface of the body of the board, including a solder ball pad(72) and a connection pattern(74) connected to the solder ball pad. The first solder mask is formed on a surface of the body of the board, including the first open part(81) to which a part of the solder ball pad and the connection pattern broader than the substantial open part of the solder ball pad is exposed. A plating layer is formed on the solder ball pad and the connection pattern exposed to the first open part. The first solder mask is covered with the second solder mask(84) including the second opening part that corresponds to the substantial open part of the solder ball pad and is narrower than the first open part, wherein a part of the solder ball pad and the connection pattern is exposed to the second open part(83). The interfacial surface of the first open part is protected by the second solder mask.

Abstract translation: 目的：提供用于NSMD（非焊接掩模定义）型BGA（球栅阵列）封装的互连板，以通过减少互连图案和焊接掩模之间的界面上的应力集中来避免图案中的裂纹。 宪法：准备了一个董事会成员。 铜基材的互连图案（70）形成在板的主体的表面上，包括焊球（72）和连接到焊球垫的连接图案（74）。 第一焊料掩模形成在板的主体的表面上，包括第一开口部分（81），焊球的一部分和比焊锡球焊盘的基本开口部分更宽的连接图案暴露在其中 。 在焊锡球焊盘和暴露于第一开放部分的连接图案上形成镀层。 第一焊料掩模被第二焊料掩模（84）覆盖，第二焊料掩模（84）包括对应于焊球垫的基本上开口部分的第二开口部分，并且比第一开口部分窄，其中焊球的一部分和 连接图案暴露于第二开放部分（83）。 第一开口部分的界面由第二焊接掩模保护。

公开(公告)号：KR1020010046699A

公开(公告)日：2001-06-15

申请号：KR1019990050577

申请日：1999-11-15

Applicant: 삼성전자주식회사

Inventor： 최희국 ,  박철재

IPC: H01L21/60

CPC classification number: H01L2224/50 ,  H01L2924/01082 ,  H01L2924/00012

Abstract: PURPOSE: A method for cleaning a bonding tool for beam leads is provided to prevent the bonding tool from being contaminated when the bonding tool contacts the beam lead, by cleaning the bonding tool with a brush whenever a series of cutting, bending and bonding processes of the beam lead are reiterated by the predetermined number times. CONSTITUTION: A bonding tool(10) descends to cut the notch of a beam lead. The bonding tool bends the cut beam lead. The bonding tool bonds the bent beam lead to an upper portion of a pad. The above-mentioned process form one cycle, and the cycle is repeated by the predetermined number of times. The bonding tool is transferred to an upper portion of a brush(80). The brush is driven, and a tip(14) under the bonding tool is cleaned.

Abstract translation: 目的：提供一种用于清洁光束引线接合工具的方法，以防止当焊接工具接触光束引线时焊接工具被污染，每当一系列切割，弯曲和粘合工艺 光束引线重复预定次数。 构成：焊接工具（10）下降以切割光束引线的凹口。 焊接工具弯曲切割的光束引线。 焊接工具将弯曲的光束引线连接到焊盘的上部。 上述处理形成一个周期，并且循环重复预定次数。 接合工具被转移到刷子（80）的上部。 刷子被驱动，并且清洁粘合工具下面的尖端（14）。

公开(公告)号：KR1020000000901A

公开(公告)日：2000-01-15

申请号：KR1019980020841

申请日：1998-06-05

Applicant: 삼성전자주식회사

Inventor： 손대우 ,  최희국 ,  김병만

IPC: H01L23/48

Abstract: PURPOSE: A FBGA package using an elastic polymer is provided to protect a exposed beam lead from an external factor, so that a throughput of manufacturing the FBGA process is improved. CONSTITUTION: The FBGA package comprising a semiconductor chip (10) having an active region in which a plurality of bonding pads (12) are formed, a tape including an opening portions (42) in which a beam lead formed, and an ends of the beam leads (30) are exposed responding to the a number of the bonding pads, and a lattice site exposed a portion of the beam leads, an elastic polymer (20) including a upper faces attaching to the tape except the opening portion a lower faces (122) attaching to the active region except the bonding pads, and a sealing faces (126) facing to the position in which the bonding pads are formed, and a sealing portion in which the beam leads exposed through the opening portions are sealed and formed according to the sealing faces, and a solder balls formed on the beam leads of the each site, wherein the sealing faces are formed by a determined angular from the tape thereby the upper faces of the elastically are wider than the lower faces and then expanded from the lower faces to the upper faces.

Abstract translation: 目的：提供使用弹性聚合物的FBGA封装以保护暴露的光束引线免受外部因素的影响，从而提高制造FBGA工艺的吞吐量。 构成：包括半导体芯片（10）的FBGA封装，半导体芯片（10）具有形成有多个接合焊盘（12）的有源区，包括形成有梁引线的开口部分（42）的带和 光束引线（30）响应于多个焊盘而暴露，并且栅格部位露出一部分光束引线，弹性聚合物（20）包括附接到除了开口部分之外的带的上表面 （122），以及与形成所述接合焊盘的位置相对的密封面（126）以及密封部，所述密封部通过所述开口部露出的所述光束引线被密封形成 根据密封面，以及形成在每个位置的梁引线上的焊球，其中密封面由胶带确定的角度形成，从而弹性的上表面比下表面宽，然后从 Ť 他将面朝下放在上面。

公开(公告)号：KR1019990081575A

公开(公告)日：1999-11-15

申请号：KR1019980015591

申请日：1998-04-30

Applicant: 삼성전자주식회사

Inventor： 박희진 ,  최희국 ,  김병만

IPC: H01L23/48

Abstract: 리드 프레임에 리버스(Reverse) 접착된 칩에 와이어 본딩하여 언센터(Uncenter)형 컨벤셔널 리드 프레임(Conventional lead frame)을 실장한 반도체 칩을 내장한 플라스틱 패키지에 관한 것으로써, 리버스 방식으로 리드프레임의 하부에 칩을 배치하고, 그 상태에서 하부로 와이어 본딩을 수행하여 언센터형 컨벤셔널 타입의 박형 스몰 아웃라인 패키지가 구성된다. 그리고, 전술한 언센터형 컨벤셔널 타입의 박형 스몰 아웃라인 패키지의 제조는 리드 프레임의 후면에 칩과 와이어를 본딩하고 뒤집어서 몰딩, 트림 및 폼을 수행하는 순으로 이루어진다.

公开(公告)号：KR1019980074997A

公开(公告)日：1998-11-05

申请号：KR1019970011045

申请日：1997-03-28

Applicant: 삼성전자주식회사

Inventor： 박태성 ,  최희국 ,  조인식 ,  김태형

IPC: H01L21/56

Abstract: 본 발명은 트랜스퍼 몰딩 공정에 의해 반도체 칩 패키지의 몸체를 형성하기 위한 제조금형에 관한 것으로서, 플라스틱 몰딩 수지의 주입 후 패키지 몸체를 이형시키는 과정에서 반도체 칩에 전달되는 스트레스를 감소시켜 패키지 크랙과 반도체 칩의 크랙을 방지하기 위하여, 반도체 칩 패키지의 몸체를 형성하기 위한 금형으로서, 상기 금형은 한쌍의 상부 금형과 하부 금형을 구비하며, 상기 상부 금형과 하부 금형은 각각 고온의 액체 상태의 몰딩 컴파운드가 주입되며 상기 성형하고자 하는 패키지 몸체의 형상을 결정하는 캐비티를 갖는 형판과, 상부 금형의 형판과 하부 금형의 형판을 열고 닫기 위한 부착판을 구비하며, 상기 상부 금형의 부착판에는 상기 패키지에 몰딩 컴파운드의 주입이 완료된 후 패키지 몸체를 이형시키기 위한 식별핀과 윗면 이형핀이 고정되어 상기 캐비티까지 돌출되어 있고, 상기 상부 금형의 부착판에는 상기 캐비티에 몰딩 컴파운드의 주입이 완료된 후 패키지 몸체를 이형시키기 위한 제 1 밑면 이형핀과, 제 2 밑면 이형핀이 고정되어 상기 캐비티까지 돌출되어 있고 상기 제 1 밑면 이형핀이 패키지 몸체의 1/4 지점에, 상기 제 2 밑면 이형핀이 패키지 몸체의 3/4지점에 위치하는 것을 특징으로 하는 금형이 개시되어 있다.

公开(公告)号：KR100089061B1

公开(公告)日：1995-09-13

申请号：KR1019920017002

申请日：1992-09-18

Applicant: 삼성전자주식회사

Inventor： 김국광 ,  최종수 ,  최희국

IPC: H01L23/495

公开(公告)号：KR1019940020536A

公开(公告)日：1994-09-16

申请号：KR1019930001666

申请日：1993-02-08

Applicant: 삼성전자주식회사

Inventor： 박노경 ,  김민섭 ,  최희국

IPC: H01L23/12

Abstract: 이 발명은 반도체칩에 발생되는 크랙등의 불량 발생을 방지할 수 있는 반도체칩 이송부재에 관한 것이다. 반도체칩 어태치 공정시 반도체칩을 이송하는 반도체칩 이송부재를 반도체칩의 표면과 접촉되는 돌출부와, 상기 돌출부에 의해 형성되는 홈과, 상기 홈의 내부에 포함되어 공기를 흡입 및 오입시키는 진공흡입구를 일체로하여 고무등과 같은 신축성을 갖는 재질로 성형하여 형성하였다.
따라서 반도체칩 이송부재가 신축성을 갖는 부드러운 재질로 형성되어 반도체칩의 표면에 밀착되므로 어태치 공정시 반도체칩의 스트레스에 의한 손상을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한 상기 돌출부가 반도체칩의 표면에 밀착되므로 반도체칩의 크기에 따라 반도체칩 이송부재를 교환하지 않아도 되므로 반도체칩 어태치공정이 간단해진다.