公开(公告)号：KR1020150145803A

公开(公告)日：2015-12-31

申请号：KR1020140074966

申请日：2014-06-19

Applicant: 한국전자통신연구원

Inventor： 송민협 ,  민봉기 ,  서홍석 ,  권용환 ,  김기수 ,  김동선 ,  송정호 ,  심재식 ,  최규동

IPC: H01S3/10

CPC classification number: H01S5/0057 ,  H01S3/0057 ,  H01S3/0085 ,  H01S3/06754 ,  H01S5/0265

Abstract: 본발명인펄스레이저생성기는연속발진레이저를수신하고, 상기연속발진레이저의휘도및 위상을조절하여제1 펄스레이저를생성하는조절부및 상기제1 펄스레이저를처핑하여제2 펄스레이저를생성하는처핑부를포함한다.

Abstract translation: 提供了一种脉冲激光发生器，其包括：调制器，被配置为接收连续振荡激光器，并且调制连续振荡激光器的亮度和相位以产生第一脉冲激光器; 以及啁啾单元，被配置为啁啾第一脉冲激光器以产生第二脉冲激光器。 因此，脉冲激光发生器长时间获得频率稳定和高输出特性。

公开(公告)号：KR1020150004743A

公开(公告)日：2015-01-13

申请号：KR1020140080444

申请日：2014-06-30

Applicant: 한국전자통신연구원

Inventor： 민봉기 ,  오명숙 ,  심재식 ,  송정호 ,  서홍석 ,  송민협

IPC: G01S17/89

Abstract: 본 발명의 실시 예에 따른 레이저 레이더 시스템은, 제 1 시야 범위의 복수 위치에 제 1 레이저 빔을 순차적으로 조사하고 반사광을 수신하는 제 1 송수신 유닛, 그리고 제 2 시야 범위의 복수 위치에 제 2 레이저 빔을 순차적으로 조사하고 반사광을 수신하는 제 2 송수신 유닛을 포함하되, 상기 제 1 송수신 유닛과 상기 제 2 송수신 유닛 각각은 탑재체에 고정되어 상기 제 1 시야 범위 및 상기 제 2 시야 범위에 대한 탐색을 독립적으로 수행한다.

Abstract translation: 根据本发明的实施例，激光雷达系统包括：第一收发单元，其顺序地将第一激光束发射到第一视距范围内的多个位置并接收反射光;以及第二收发单元，其将第二激光束顺序地发射到多个位置 在第二视野范围内并接收反射光。 第一和第二收发单元中的每一个被固定在有效载荷中以独立地探索第一和第二视线范围。

公开(公告)号：KR101204335B1

公开(公告)日：2012-11-26

申请号：KR1020080128611

申请日：2008-12-17

Applicant: 한국전자통신연구원

Inventor： 김덕준 ,  표정형 ,  송정호 ,  김인규 ,  김경옥

IPC: G02B6/293 ,  G02B6/12

CPC classification number: G02B6/12011

Abstract: 적어도 두개의 배열 도파로 격자 구조체들을 구비하는 광 소자 칩이 제공된다. 광 소자 칩의 배열 도파로 격자 구조체들 각각은 입력 스타 커플러, 출력 스타 커플러 및 입력 및 출력 스타 커플러들을 광학적으로 연결하는 복수개의 배열 도파로들을 포함한다. 배열 도파로들 각각은 높은 한정 인수를 갖는 적어도 하나의 제 1 구간 및 낮은 한정 인수를 갖는 적어도 두개의 제 2 구간들을 포함하고, 배열 도파로들의 제 1 구간들은 동일한 구조를 갖도록 형성된다.

公开(公告)号：KR1020090061876A

公开(公告)日：2009-06-17

申请号：KR1020070128861

申请日：2007-12-12

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  김덕준 ,  김기수 ,  임영안 ,  김경옥

IPC: G02B6/293

CPC classification number: G02B6/12016 ,  G02B6/12011 ,  G02B6/132

Abstract: A photonics device is provided, which makes reduction of the size of device and broadening of the wave breadth of the output channel of the arrayed waveguide grating possible. A photonics device comprises the substrate(100), the bottom core layer(120), and upper core pattern(140). The substrate has the star coupler domain(SCR) and transition area(TR). The bottom core layer is formed in the top of the substrate. The upper core pattern is formed in the top of the substrate. The upper core pattern defines the wave guide. The transition area has the double layer core construction.

Abstract translation: 提供了一种光子器件，这使得可以减小阵列尺寸和扩大阵列波导光栅的输出通道的波幅。 光子器件包括基底（100），底部核心层（120）和上部核心图案（140）。 衬底具有星形耦合器域（SCR）和过渡区域（TR）。 底部芯层形成在衬底的顶部。 上部芯图案形成在基板的顶部。 上部核心图案定义了波导。 过渡区域具有双层核心结构。

公开(公告)号：KR100875929B1

公开(公告)日：2008-12-26

申请号：KR1020070049955

申请日：2007-05-22

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  김기수 ,  김경옥

IPC: H01L21/027 ,  H01L29/20

CPC classification number: H01L21/02543 ,  H01L21/02546 ,  H01L21/02636 ,  H01L21/02639

Abstract: Provided is a mask pattern for selective area growth of a semiconductor layer and a selective area growth method for a semiconductor layer for independently controlling a growth rate and a strain of the semiconductor layer. The selective area growth method includes: forming a plurality of pairs of first mask patterns, the first mask patterns in each pair including a first open area therebetween, the first open area having a width that is wider than a distance causing overgrowth of the semiconductor layer, the pairs of the first mask patterns repeatedly arranged with a period P therebetween; wherein controlling a growth rate and a strain of the semiconductor layer formed on the first open area by adjusting the period P.

Abstract translation: 提供了用于半导体层的选择性区域生长的掩模图案和用于独立地控制半导体层的生长速率和应变的用于半导体层的选择性区域生长方法。 选择性区域生长方法包括：形成多对第一掩模图案，每对中的第一掩模图案包括其间的第一开放区域，第一开放区域的宽度比导致半导体层过度生长的距离宽 ，所述第一掩模图案对以其间的周期P重复排列; 其中通过调整周期P来控制形成在第一开放区域上的半导体层的生长速率和应变。

公开(公告)号：KR1020080052204A

公开(公告)日：2008-06-11

申请号：KR1020070049955

申请日：2007-05-22

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  김기수 ,  김경옥

IPC: H01L21/027 ,  H01L29/20

CPC classification number: H01L21/02543 ,  H01L21/02546 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/0274 ,  H01L29/2006

Abstract: A mask pattern for a selective area growth of a semiconductor layer and a method for growing a selective area of the semiconductor layer using the same are provided to control the growth speed of the semiconductor layer by maintaining a width of an open region between mask patterns, widely. A width(22) of a first open region between a pair of first mask patterns(20) is greater than a distance of which an over growth of a semiconductor layer. A mask pattern includes the pair of first mask patterns and a second mask pattern(30) on a region except the first open region. The widths of the first open region and the second mask pattern are controlled, so that a growth speed and strain of a semiconductor layer which is formed on the first open region are independently controlled. The width of the first open region is increased so that a tension strain of a semiconductor layer to be formed in the first open region is increased.

Abstract translation: 提供用于半导体层的选择性区域生长的掩模图案和使用其形成半导体层的选择区域的方法，以通过保持掩模图案之间的开放区域的宽度来控制半导体层的生长速度， 广泛。 一对第一掩模图案（20）之间的第一开放区域的宽度（22）大于半导体层的过度生长的距离。 掩模图案包括在第一开放区域之外的区域上的一对第一掩模图案和第二掩模图案（30）。 控制第一开放区域和第二掩模图案的宽度，从而独立地控制形成在第一开放区域上的半导体层的生长速度和应变。 第一开放区域的宽度增加，使得在第一开放区域中形成的半导体层的张力应变增加。

公开(公告)号：KR100653652B1

公开(公告)日：2006-12-05

申请号：KR1020040107030

申请日：2004-12-16

Applicant: 한국전자통신연구원

Inventor： 김기수 ,  이철욱 ,  이동훈 ,  송정호 ,  심은덕 ,  김성복 ,  백용순

IPC: H01S5/30

CPC classification number: H01S5/3434 ,  B82Y20/00 ,  H01L33/06 ,  H01S5/2004 ,  H01S5/2009 ,  H01S5/3403 ,  H01S5/34373

Abstract: 본 발명은 광 반도체 소자에 관한 것으로, 양자우물층과 장벽층으로 구성된 활성층과 클래드층을 구비하는 광 반도체 소자에서 양자우물층과 연달아 장벽층 보다 밴드갭 에너지가 큰 물질로 터널링 장벽(tunneling barrier)을 만들어 줌으로써 활성층 내에 전자(electron)와 정공(hole)과 같은 운반자(carrier)들의 가둠효과(confinement effect)를 증대시켜 고온 및 높은 동작 전류 하에서의 구동되는 특성이 개선된 광 반도체 소자를 제공한다.
터널링 장벽, SCH, 운반자, 양자우물, 레이저다이오드

公开(公告)号：KR100620912B1

公开(公告)日：2006-09-13

申请号：KR1020030088260

申请日：2003-12-05

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  이철욱 ,  김기수 ,  백용순

IPC: H01S5/227

CPC classification number: H01S5/227 ,  H01S5/209 ,  H01S5/223 ,  H01S5/3211 ,  H01S5/3213 ,  H01S2301/18

Abstract: 본 발명은 BH(Buried Heterostructure) 레이저에서 능동 도파로 밖으로 흐르는 누설전류를 차단하기 위하여 상부 클래드의 폭을 작게하여 저항값을 증가시킨다. 전류차단층에 걸리는 전압이 감소되어 누설전류가 차단됨으로써 주입된 전류에 대한 광 출력의 비가 향상된다. 본 발명은 반도체층을 형성한 후 도파로 중심으로부터 일정한 폭만 남기고 식각하여 상부 클래드를 형성한다. 식각에 의해 전극과 전류차단층이 아주 얇은 폭의 반도체층으로 연결되는데, 이 연결 부위는 큰 전기적 저항값을 가지므로 전류차단층에 걸리는 전압을 감소시킨다. 따라서 전류차단층으로 흐르는 누설전류를 억제시킬 수 있다. 소자의 제작을 용이하게 하기 위하여 p형 반도체층을 성장시키기 전에 아주 얇은 식각정지층을 형성함으로써 선택적 식각 방법을 이용하여 p형 반도체층을 원하는 폭으로 식각할 수 있다.
BH, 레이저, 전류차단층, 메사 구조, 도파로, 누설전류

公开(公告)号：KR100596510B1

公开(公告)日：2006-07-05

申请号：KR1020040094583

申请日：2004-11-18

Applicant: 한국전자통신연구원

Inventor： 심은덕 ,  송정호 ,  김기수 ,  김성복

IPC: G02B6/13

Abstract: 본 발명은 반도체 광소자의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 완충층, 활성층 및 보호층을 순차적으로 형성하는 단계와, 상기 보호층 상에 소정의 폭을 가지는 제1 마스크를 형성하는 단계와, 상기 제1 마스크를 식각 마스크로 이용하여 상기 완충층이 노출되도록 상기 보호층 및 상기 활성층을 순차적으로 식각하는 단계와, 상기 제1 마스크를 제거한 후 식각된 상기 활성층, 상기 보호층 및 상기 완충층의 일부분을 피복하여 상기 활성층 및 상기 보호층보다 넓은 폭을 갖는 제2 마스크를 형성하는 단계와, 상기 제2 마스크로 피복되지 않은 곳에만 선택적으로 제1 전류차단층 및 제2 전류차단층을 순차적으로 형성하는 단계와, 상기 제2 마스크를 제거한 후 상기 결과물의 전체 상부면에 클래드층 및 콘택층을 순차적으로 형성하는 단계를 포함함으로써, 종래의 기술보다 추가적인 공정이 단순하여 전기적 특성의 향상뿐만 아니라 수율을 향상시킬 수 있는 효과가 있다.
반도체 광소자, 선택적 성장, 전류차단층, 반절연성, p/n 동종접합면, 활성층, 마스크, 클래드층

公开(公告)号：KR1020060007583A

公开(公告)日：2006-01-26

申请号：KR1020040056417

申请日：2004-07-20

Applicant: 한국전자통신연구원

Inventor： 송정호 ,  김기수 ,  백용순

IPC: H01S5/30

CPC classification number: H01S5/22 ,  H01S5/323

Abstract: 리지형 반도체 레이저를 제공한다. 본 발명은 활성층 상에 형성되고, 그 내부에 전류 주입 경로를 조절할 수 있는 W1의 폭의 개구부를 갖는 전류 주입 경로 조절용 패턴과, 상기 전류 주입 조절용 패턴 상에, 상기 W1의 폭의 개구부를 매몰하면서 광모드를 조절할 수 있고 상기 W1보다 큰 W2의 폭을 갖는 리지가 형성되어 있다. 이상과 같은 본 발명의 리지형 반도체 레이저는 전류가 공간적으로 퍼지는 정도와 광모드가 공간적으로 퍼지는 정도를 따로 조절하여 전류와 광모드의 공간적 분포를 최대한 일치시킴으로써 리지형 반도체 레이저의 특성을 향상시킬 수 있다.