-
-
公开(公告)号：KR1019940004260B1
公开(公告)日：1994-05-19
申请号：KR1019900021807
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: forming a n+-GaAs epitaxial layer 2, n+-GaAs sub-collector layer 3, n-GaAs collector layer 3, p+-base layer 4, n-AlGaAs emitter layer 5 and n+-GaAs cap layer 6 on a GaAs substrate 1 sequentially; forming a photoresist pattern 7 on the n+-GaAs cap layer 6; forming a collector contact region 2a by etching to the n+-GaAs sub-collector layer 3 using the photoresist pattern as a mask; forming a photoresist pattern 7a on the n+-GaAs cap layer 6, and forming a base contact region 4a and emitter contact region 6a by etching the GaAs cap layer 6 and AlGaAs emitter layer 5, and removing the photoresist pattern 7a; forming a AlAs passivation layer 8 and GaAs layer 9 on the collector contact region 2a, base contact region 4a and emitter contact region 6a at the normal temperature sequentially; selective etching the GaAs layer 9 and passivation layer 9; and forming a metal electrodes on the etched portion, thereby reducing the leakage current at the surface of the device.
Abstract translation: 在GaAs衬底1上依次形成n + -GaAs外延层2，n + -GaAs副集电极层3，n-GaAs集电极层3，p + - 基底层4，n-AlGaAs发射极层5和n + -GaAs覆盖层6 ; 在n + -GaAs覆盖层6上形成光刻胶图形7; 通过使用光致抗蚀剂图案作为掩模对n + -GaAs副集电极层3进行蚀刻来形成集电极接触区域2a; 在n + -GaAs覆盖层6上形成光致抗蚀剂图案7a，通过蚀刻GaAs覆盖层6和AlGaAs发射极层5形成基极接触区域4a和发射极接触区域6a，并除去光致抗蚀剂图案7a; 在常温下依次在集电极接触区域2a，基极接触区域4a和发射极接触区域6a上形成AlAs钝化层8和GaAs层9; 选择性蚀刻GaAs层9和钝化层9; 并在蚀刻部分上形成金属电极，从而减少器件表面的漏电流。
-
-
公开(公告)号：KR1019930009551B1
公开(公告)日：1993-10-06
申请号：KR1019900021808
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/30
Abstract: A passivation layer of hetero-barrier transistor for reducing surface leak current of a semiconductor device, is prepared by (1) forming a sulfur passivation layer with ammonium sulfide ?(NH4)2Sx(x=0.2-2.0)? on the barrier transistor, (2) forming a aluminum arsenide layer(9) and an insulation gallium arsenide layer(10) on the passivation layer by MBE (molecular beam epitaxy) under room temperature and low temperature. It is also used for passivation layer of MESFET, HEMF and laser diode.
Abstract translation: 用于减少半导体器件的表面漏电流的异质阻挡晶体管的钝化层是通过以下步骤制备的：（1）用硫化铵β（NH4）2Sx（x = 0.2-2.0） 在阻挡晶体管上，（2）在室温和低温下通过MBE（分子束外延）在钝化层上形成砷化铝层（9）和绝缘砷化镓层（10）。 它也用于MESFET，HEMF和激光二极管的钝化层。
-
公开(公告)号：KR100211961B1
公开(公告)日：1999-08-02
申请号：KR1019960061307
申请日：1996-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: 본 발명은 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것으로, 반도체 기판(3)상에 채널층(2)과 오믹층(1)을 형성하는 단계와, 형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기 정렬용 포토 레지스트 패턴(4)을 상기한 채널층(2) 상에 형성하는 단계와, 상기한 반도체 기판(3)의 전체면에 걸쳐 희생금속 박막층(5)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와, 형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층(5)위에 형상반전 레지스트 패턴(6)을 형성하고 게이트 금속층(7)을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형성하는 단계와, 상기한 희생 금속 박막층(5)을 식각 제거하여 T-형 게이트(8)를 형성하는 단계를 포함한다. 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장 만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스텝퍼의 패턴 분해능의 한계치인 0.5㎛보다 작은 0.3∼0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019980046372A
公开(公告)日：1998-09-15
申请号：KR1019960064697
申请日：1996-12-12
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 GaAs/AlGaAs HEM의 제조시 게이트 전극이 형성되는 부분인 GaAs의 표면층(15)을 AlGaAs층(14)에 손상을 주지 않는 상태로 제거하기 위하여 상기 AlGaAs층(14)상에 Al
0.30 Ga
0.70 As의 에치 스톱층(100)을 형성하고, 상기 GaAs의 표면층(15)에 게이트 전극 패턴(17)을 형성하고, 1 몰의 구연산과 과산화 수소를 1:1의 부피비로 혼합한 에칭용액을 사용하여 노출된 표면층(15)을 제거하여 게이트 전극이 형성되어질 영역인 게이트 리세스 부분을 형성한다.
본 발명은 상술한 바와 같은 에칭 스톱층과 에칭용액을 이용함으로서 GaAs와 AlGaAs층을 사용하는 HEMT 소자의 특성의 균일도를 향상시키고 수율을 높일 수 있다.-
公开(公告)号：KR1019970055475A
公开(公告)日：1997-07-31
申请号：KR1019950053655
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H03H7/42
Abstract: 본 발명은 MMIC 액티브 발룬회로에 관한 것으로 특히, 하나의 GaAs MESFET으로 이루어진 소스공통 MESFET과 소스와 드레인단에 달린 바이어스용 저항, 그 두개의 저항에 병렬로 각각 달린 한개의 GaAs MESFET과 두개의 저항, 한개의 캐패시터로 이루어진 전압가변용 저항을 포함하여 구성되어 소스 공통 발룬(111,121,122)에 다가 MESFET(111)의 소스나 드레인에 전압가변 저항회로(R1,R2)를 추가함으로서 출력전력의 불균형을 바로 잡아주는 것을 특징으로 하는 모노리식 GaAs MESFET능동소자 발룬 회로를 제공하면 모노리식회로의 액티브 발룬에서 출력전력의 불균형이 일어났을 경우에 전압조절만으로 균형을 잡아주는 회로이므로 신호의 feedthrough를 적게하는 성능향상을 시켜 산출율를 증가 시킬수 있다는 효과가 있다.
-
-
-
公开(公告)号：KR1019950021450A
公开(公告)日：1995-07-26
申请号：KR1019930026305
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H01L23/34
Abstract: 본 발명은 채널층 식각을 통한 마이크로웨이브용 전력FET의 열방출방법에 관한 것으로서, 종래의 사용도중 채널에서 열방출이 효과적이지 못한 문제점을 해결하기 위하여 본 발명은 기간(33)을 연마한 후 감광막(22)을 형성 및 채널층 식각을 위한 비어홀 마스크(11)를 상부에 위치하는 공정(가)과, 상기 비어홀 마스크(11)를 이용하여 식각을 한 후 상기 감광막(22)을 제거하는 공정(나)과, 상기 채널중 아랫부분의 바닥에 소정의 금속(55)을 소정 두께로 증각하는 공정(다)과, 상기 채널층부분만을 금으로 재충진하기 위해 감광막(22)마스크를 형성하는 공정(라)과, 상기 감광막(22)마스크를 제외한 부분에 소정두께로 금(55)을 도금하여 재충진하는 공정 (마)과, 상기 감광막(22)마스크를 제거한 후 전면을 도금하는 공정(마)로 구성 되어 보다 효율적으로 열을 방출 킬 수 있는 장점이 있다
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.019 seconds)
